特許

J-GLOBAL ID：200903015118723263

多層回路基板

発明者： 榎本 亮
出願人/特許権者： イビデン株式会社
代理人 (1件)： 後呂 和男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-062470
公開番号（公開出願番号）：特開2001-250882
出願日： 2000年03月07日
公開日（公表日）： 2001年09月14日
要約：

【要約】【課題】 集積回路チップと受動部品とをそれぞれ逆側の面に実装した多層回路基板において、受動部品の露出を回避できるものを提供すること。また、その多層回路基板をピングリッドアレイ型とした場合に、ピンの固定強度を向上させることが可能なものを提供すること。【解決手段】 第1基板5の上面側には集積回路チップ1が実装されており、下面側の中央には、受動部品3が実装されている。また、第1基板5の下面側には、周囲を取り囲むようにして硬質樹脂から形成された第2基板8が積層されている。第2基板8の下面側には、スルーホール43の下端側からピン45が圧入されており、そのスルーホール43内にクリームハンダ46が充填されることにより、ピン45と第1基板5の導体回路35とが接続されている。

請求項（抜粋）：

一面側には集積回路チップを実装するチップ用接続部が設けられ、他面側には前記集積回路チップに接続する受動部品を実装する部品用接続部が設けられた部品用区画と外部接続用端子が設けられた端子用区画とが設けられた多層回路基板であって、前記他面側において、前記端子用区画は、前記部品用区画に対して、少なくとも前記受動部品の高さ分だけ高い位置に形成されていることを特徴とする多層回路基板。

IPC (4件)：

H01L 23/12 ,  H01L 21/60 311 ,  H05K 3/40 ,  H05K 3/46

FI (6件)：

H01L 21/60 311 S ,  H05K 3/40 H ,  H05K 3/46 Q ,  H05K 3/46 L ,  H01L 23/12 P ,  H01L 23/12 N

Fターム (37件)：

5E317AA01 ,  5E317AA04 ,  5E317AA11 ,  5E317AA24 ,  5E317CC08 ,  5E317CC25 ,  5E317CC51 ,  5E317CD27 ,  5E317GG03 ,  5E317GG11 ,  5E346AA06 ,  5E346AA22 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346CC37 ,  5E346CC38 ,  5E346CC39 ,  5E346CC40 ,  5E346DD12 ,  5E346DD13 ,  5E346DD25 ,  5E346EE33 ,  5E346FF01 ,  5E346FF05 ,  5E346FF07 ,  5E346FF08 ,  5E346FF14 ,  5E346FF45 ,  5E346GG15 ,  5E346GG22 ,  5E346HH11 ,  5F044KK07 ,  5F044KK14 ,  5F044KK16 ,  5F044KK18 ,  5F044KK19

引用特許：

審査官引用 (2件)

• 半導体素子搭載基板
  公報種別：公開公報   出願番号：特願平10-294915   出願人：株式会社日立製作所
• 特開昭61-047689