特許
J-GLOBAL ID：200903052433092983
半導体素子搭載基板
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-294915
公開番号（公開出願番号）：特開平11-317490
出願日： 1998年10月16日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】コンデンサ素子を大規模集積回路半導体素子の搭載領域内に配設して多層配線回路板の高集積化、小形化、低ノイズ化、並びに高速化をはかる。【解決手段】半導体素子2は多層構成の低誘電率材からなる配線基板3に接続される。配線基板3には、コンデンサ素子4を配設するための窪み5が形成される。配線基板3では、回路板と接続される側の端子が、配線基板3内の信号配線に結線される端子群8Aと、駆動用電源配線に結線される端子群8Bと、コンデンサ素子4と回路板間の配線に結線される端子群8Cに分けられるよう、配線基板3内の多層配線が構成される。端子群8Bは、窪み5の底面に配設される。この窪み5にコンデンサ素子4が配置され接続される。これにより、半導体素子搭載基板1が構成される。
請求項（抜粋）：
半導体素子と、該半導体素子を搭載しかつ該半導体素子の駆動用電源配線にコンデンサ素子を接続する配線基板からなる半導体素子搭載基板であって、該配線基板はコンデンサ素子を配設するための空間を有し、該空間の面に該配線基板の半導体素子の駆動用電源配線の端子を設け、該空間にコンデンサ素子を配設し、該端子に該コンデンサ素子を接続する構成とすることを特徴とする半導体素子搭載基板。
IPC (2件)：
FI (2件)：
H01L 25/00 B
, H01L 23/12 B
