特許
J-GLOBAL ID：200903015127280862

半導体装置の製造方法

発明者：
眞鍋 和孝

眞鍋 和孝 について

, 
北村 英次

北村 英次 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2006-279521
公開番号（公開出願番号）：特開2008-098466
出願日： 2006年10月13日
公開日（公表日）： 2008年04月24日
要約：
【課題】 ゲート酸化膜を破壊するタイプのアンチヒューズは、書き込み時に破壊箇所の電気的接続が不安定になるという問題がある。チャネル領域にN-拡散層領域を設けると電気的接続は安定するが、工程数が増加しコスト増になるという問題がある。【解決手段】 本発明の製造方法は、溝型トランジスタのソースドレイン領域となるN-拡散層領域と、アンチヒューズのゲート直下のチャネル領域のN-拡散層領域とを同時に形成する。アンチヒューズのゲート直下にN-拡散層領域を形成することで、低い書き込み電圧による書き込みにおいても、ゲート電極とソースドレイン拡散層との電気接続が安定する。本発明の半導体装置の製造方法によれば、アンチヒューズ専用の工程数増、コスト増がなく、安定した書き込み特性を有するアンチヒューズ、及び半導体装置が得られる。【選択図】 図4
請求項（抜粋）：
アンチヒューズと溝型トランジスタとを備えた半導体装置の製造方法であって、溝型トランジスタ用の溝を形成する工程と、ゲート絶縁膜を成膜する工程と、ゲート電極膜を成膜する工程と、溝型トランジスタ用のソースドレイン拡散層領域とアンチヒューズ用のチャネル領域とに同時に拡散層領域を形成する拡散層形成工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/82 ,  H01L 21/824 ,  H01L 27/108
FI (2件)：
H01L21/82 F ,  H01L27/10 691
Fターム (12件)：
5F064BB14 ,  5F064CC09 ,  5F064FF28 ,  5F064FF29 ,  5F064GG01 ,  5F083AD04 ,  5F083CR14 ,  5F083JA39 ,  5F083NA01 ,  5F083PR36 ,  5F083ZA05 ,  5F083ZA10
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM