特許
J-GLOBAL ID:200903015241817051
パワーMOSFETの製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
梶原 辰也
公報種別:公開公報
出願番号(国際出願番号):特願2001-252532
公開番号(公開出願番号):特開2002-124613
出願日: 1994年08月23日
公開日(公表日): 2002年04月26日
要約:
【要約】【課題】 外部抵抗分、熱抵抗を抑制したMOSFETの製法を提供する。【解決手段】 MOSFET回路が作り込まれたペレット10のドレイン用電極パッド21はインナリード35に電気的接続されたヘッダ41に高融点はんだ材料からなるはんだ付け層43によって接続し、ペレット10のゲート用電極パッド19とソース用電極パッド20はインナリード36、37に低融点はんだ材料で形成されたはんだバンプからなる接続部25、26によって接続する。【効果】 ゲート電極とソース電極が各インナリードにはんだバンプからなる接続部によって接続され、ドレイン電極がヘッダにはんだ付け層によって接続されているため、外部抵抗分を低減できる。ペレットの裏面に形成されたドレイン電極がヘッダにはんだ付け層によって直接接続されているため、ペレットの発熱をヘッダに効果的に放熱でき、熱抵抗を低減できる。
請求項(抜粋):
半導体ペレットの回路要素が作り込まれた側の主面に配置されたソース電極およびゲート電極と、前記半導体ペレットの前記主面と反対側の主面に配置されたドレイン電極と、前記ソース電極、ゲート電極のそれぞれに接続された複数のインナリードとを有するパワーMOSFETの製造方法において、前記ソース電極およびゲート電極ははんだバンプからなる接続部によって前記各インナリードにそれぞれ接続され、前記ドレイン電極ははんだ付け層によってヘッダに接続され、前記はんだバンプと前記はんだ付け層とには融点の異なるはんだ材料が使用されることを特徴とするパワーMOSFETの製造方法。
FI (3件):
H01L 23/48 K
, H01L 23/48 Q
, H01L 23/48 S
引用特許:
審査官引用 (3件)
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平6-221113
出願人:株式会社日立製作所
-
半導体装置
公報種別:公開公報
出願番号:特願平3-331687
出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
-
特開昭49-115655
前のページに戻る