線間容量を低減するための多孔質誘電体

発明者：
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-166762
公開番号（公開出願番号）：特開平8-064679
出願日： 1995年05月29日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】半導体集積回路において、線間における電力消費、クロストーク電圧、およびRC定数を低減化された配線方式を得る多孔質誘電体に関する。【構成】半導体母材10上へ相互接続線14a-dを形成し、半導体母材および相互接続線14a-d上を、隣接する相互接続線間の空隙を埋めるのに十分以上の厚さの誘電層20で被覆する。誘電層20を焼成し、より高い温度で硬化する。これによって、空隙内部の誘電層20は相互接続線上およびオープンフィールド中のそれよりも低い密度を持つ。相互接続線の上から誘電層をエッチバックで除去してもよい。相互接続線14a-dおよび誘電層20の上を覆って二酸化シリコン層12が堆積され、二酸化シリコン層12および誘電層20を貫通して相互接続線14a-cへのコンタクト・ビア11がエッチされる。

請求項（抜粋）：

半導体デバイス中に、線間容量を低減化された相互接続層を作製する方法であって、a. 半導体本体上に半導体要素を形成し、b. 前記半導体本体および前記半導体要素上に誘電層を被覆し、c. 前記誘電層を焼成し、d. 前記誘電層をプレーナ化することを含む方法。

IPC (2件)：

H01L 21/768 , H01L 21/316

引用特許：

審査官引用 (4件)

特開平4-125929
特開平4-311059
特開昭63-208248

全件表示

前のページに戻る