特許
J-GLOBAL ID：200903015446786957
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-218601
公開番号（公開出願番号）：特開2001-044978
出願日： 1999年08月02日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】本発明は、高速クロックに同期したデータ信号が入力される半導体集積回路装置において、そのデータ信号を処理する際に誤認識が生じることの無い半導体集積回路装置を提供することを目的とする。【解決手段】半導体集積回路装置1は、外部よりデータ信号が入力されるデータ入力端子2と、外部よりクロックが入力されるクロック入力端子3と、データ入力端子2より入力されたデータ信号とクロック入力端子3より入力されたクロックが与えられるDフリップフロップ回路4とを有する。そして、このDフリップフロップ回路4から送出されるデータ信号を、後段のクロックツリー5から送出されるクロックに同期して動作する信号処理回路6に送出することによって、信号処理回路6におけるデータ信号の誤認識を防ぐことができる。
請求項（抜粋）：
外部から入力されるクロックのタイミングを調整するクロック調整回路と、外部から入力される前記クロックに同期したデータ信号を取り込むデータ信号取込回路と、前記クロック調整回路から与えられる調整後のクロックに同期して前記データ信号取込回路から与えられるデータ信号の処理を行う信号処理回路とを有する半導体集積回路装置であって、前記データ信号取込回路が、前記クロック調整回路によって調整される前のクロックに同期して、前記データ信号を取り込むことを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
H04L 7/02 Z
, H04L 25/40 B
