特許
J-GLOBAL ID:200903015512781724

故障判定回路

発明者:
出願人/特許権者:
代理人 (1件): 高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平5-109499
公開番号(公開出願番号):特開平6-326754
出願日: 1993年05月11日
公開日(公表日): 1994年11月25日
要約:
【要約】【目的】 故障通知セルを所定時間にある個数受信すると故障検出、ある時間未受信の場合には故障解除とする故障判定回路を回路規模を小さく実現する。【構成】 故障通知セルを検出すると、受信時刻をFIFOメモリに受信順に記録する。FIFOメモリ内の最古の受信時刻に注目し、現在時刻との時間差が故障判定基準時間値になるとFIFOメモリ内の次のデータを読み出す。FIFOメモリ内のデータ数を計数しておき、その個数を故障判定基準個数値と比較することにより、故障判定を行う。このようにして故障判定を正確に行う。
請求項(抜粋):
故障通知セルの受信時刻を受信順に記録し受信順に受信時刻を出力するFIFOメモリ、上記故障通知セルを受信したときに故障通知セル数を計数する加算回路、上記加算回路の加算結果を記録する計数メモリ、上記加算回路の加算結果に基き故障検出判定をする検出判定回路、上記FIFOメモリ出力である受信時刻と現在時刻との差と故障判定基準時間に基く判定基準値とを比較する時刻比較回路、上記時刻比較回路の出力結果によって上記計数メモリ内の故障通知セル数を減算するとともに減算結果を上記計数メモリに記録するために上記計数メモリに出力する減算回路、上記減算回路の出力結果に基き故障解除判定をする解除判定回路より構成されたことを特徴とする故障判定回路。
IPC (3件):
H04L 29/14 ,  H04L 12/48 ,  H04Q 3/00
FI (2件):
H04L 13/00 313 ,  H04L 11/20
引用特許:
審査官引用 (1件)
  • 警報状態制御装置
    公報種別:公開公報   出願番号:特願平4-348734   出願人:富士通株式会社

前のページに戻る