特許
J-GLOBAL ID：200903015531793091
符号化装置、復号装置及び符号化システム
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願2008-058382
公開番号（公開出願番号）：特開2009-218724
出願日： 2008年03月07日
公開日（公表日）： 2009年09月24日
要約：
【課題】 復号装置における計算量やメモリ容量を抑えることができる符号化システムを提供する。【解決手段】 本発明の符号化システムは、組織符号を生成する誤り訂正符号化器を有し、パリティビットを復号装置に送信する符号化装置と、そのパリティビットを、正しく受信できることが保証されている復号装置とを有する。符号化装置は、パリティビット格納部に加えて、誤り訂正符号化器で生成された情報ビットを格納する情報ビット格納部を備え、送信ビット制御部が、格納されている情報ビットとパリティビットのどちらか、若しくは、双方を送信させるかを制御する。復号装置は、受信した情報ビット又はパリティビットをそれぞれ格納する格納部と、情報ビットを予測する情報ビット予測部と、情報ビット予測部の出力と情報ビット格納部の出力とを組み合わせて入力情報ビットを生成する入力情報ビット生成部と、組織符号を復号する誤り訂正復号部とを備える。【選択図】 図1
請求項（抜粋）：
組織符号を生成する誤り訂正符号化器を有し、パリティビットを対向する復号装置に送信する符号化装置において、
情報ビットを格納する情報ビット格納部と、
上記誤り訂正符号化器で生成されたパリティビットを格納するパリティビット格納部と、
上記情報ビット格納部に格納されている1又は複数の情報ビットと、上記パリティビット格納部に格納されている1又は複数のパリティビットのどちらか、若しくは、双方を送信させるかを制御する送信ビット制御部と、
上記送信ビット制御部の制御により、上記情報ビット及び上記パリティビットの少なくとも一方を送信するビット送信部と
を備えることを特徴とする符号化装置。
IPC (2件)：
FI (2件)：
Fターム (3件)：
5J065AD03
, 5K014BA05
, 5K014EA01
