特許
J-GLOBAL ID：200903015537651906
データ書き込み方法、データ読み出し方法、及び、データ格納メモリ回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平9-100161
公開番号（公開出願番号）：特開平10-293730
出願日： 1997年04月17日
公開日（公表日）： 1998年11月04日
要約：
【要約】【課題】FIFO形式のメモリ回路に対してデータ長が決まったデータの書き込み及び読み出しが異常かどうか検出できるようにする。【解決手段】データ長が決まった各データ29はループ設定回路34によりカウントアップ値が設定されたライト及びリードポインタ32,33のアドレスに従ってバッファメモリ31にそれぞれ書き込み/読み出される。正常に書き込まれた時には、複数個存在する特定のアドレスのいずれかでその書き込みが完了する。第1の検出回路37はライトポインタ32のアドレスが特定アドレスでなかったときには書き込み異常と判断する。又、正常に読み出された時には、複数個の特定のアドレスのいずれかで読み出しが完了する。第1の検出回路37はリードポインタ33のアドレスが特定アドレスでなかったときには読み出し異常と判断する。異常と判断されたとき、アドレス変更回路41はライト又はリードポインタのアドレスを特定アドレスに書き替える。
請求項（抜粋）：
データ長が決まったデータをライト用イネーブル信号に応答して予め定められた複数回の書き込み回数に分けてそのライト用イネーブル信号に応答してシフトされるライトポインタが指定するバッファメモリの書き込みアドレスに書き込むようにしたデータ書き込み方法において、前記ライトポインタのカウントアップ値を前記データ長の整数倍であって前記バッファメモリの記憶容量を超さない複数個の中の最大の値をカウントアップ値としてそのライトポインタをリセット動作させ、前記書き込み回数に分けて順に書き込まれる前記データ長が決まったデータの最後の書き込みが完了した時、その時の前記ライトポインタの書き込みアドレスが前記カウントアップ値とデータ長とに基づいて求められた複数個の特定アドレスのいずれにも該当しない時には、前記ライトポインタの書き込みアドレスを前記複数個の特定アドレスの中からその時の示している書き込みアドレスに最も近い特定アドレスに書き替えるようにしたデータ書き込み方法。
IPC (2件)：
G06F 12/16 310
, G11C 7/00 318
G06F 12/16 310 D
, G11C 7/00 318 A
