特許
J-GLOBAL ID:200903015609111359
半導体装置及びその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-152822
公開番号(公開出願番号):特開2003-347410
出願日: 2002年05月27日
公開日(公表日): 2003年12月05日
要約:
【要約】【課題】 インダクタ素子を半導体チップの絶縁性樹脂膜の上に設けるWL-CSP型の半導体装置においてインダクタ素子の絶縁性樹脂膜を介した損失を低減できるようにする。【解決手段】 半導体チップ11の主面を覆うと共に、各パッド電極21の上に設けられた複数のコンタクトホール13を有する第1の絶縁性樹脂膜12と、該第1の絶縁製造方法樹脂膜12におけるインダクタ素子形成領域12aの上に形成され、その両端子がコンタクトホール13を介してそれぞれパッド電極21と接続されたインダクタ素子17とを有している。第1の絶縁性樹脂膜12におけるインダクタ素子形成領域12aの厚さは、コンタクトホール13の形成部分の厚さよりも大きくなるように形成されている。
請求項(抜粋):
主面に形成された集積回路部及び前記主面上に形成され且つ前記集積回路部と電気的に接続された複数のパッド電極を有する半導体チップと、前記半導体チップの主面上に形成され、前記集積回路部を覆うと共に前記各パッド電極の上に設けられた複数のコンタクトホールを有する絶縁性樹脂材からなる第1の絶縁膜と、前記第1の絶縁膜におけるインダクタ素子形成領域の上に形成され、その両端子が前記コンタクトホールを介してそれぞれ前記パッド電極と接続されたインダクタ素子とを備え、前記第1の絶縁膜における前記インダクタ素子形成領域の厚さは、前記コンタクトホールの周辺領域の形成部分の厚さよりも大きくなるように形成されていることを特徴とする半導体装置。
IPC (4件):
H01L 21/822
, H01L 21/768
, H01L 23/12 501
, H01L 27/04
FI (4件):
H01L 23/12 501 P
, H01L 27/04 L
, H01L 21/90 A
, H01L 21/90 S
Fターム (32件):
5F033HH09
, 5F033HH10
, 5F033HH11
, 5F033HH23
, 5F033JJ01
, 5F033JJ11
, 5F033JJ23
, 5F033KK08
, 5F033KK09
, 5F033MM05
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP27
, 5F033QQ00
, 5F033QQ01
, 5F033QQ09
, 5F033QQ13
, 5F033QQ37
, 5F033QQ94
, 5F033QQ96
, 5F033RR06
, 5F033RR27
, 5F033VV08
, 5F033WW02
, 5F033XX03
, 5F033XX09
, 5F038AZ04
, 5F038AZ05
, 5F038EZ14
, 5F038EZ20
引用特許:
前のページに戻る