特許
J-GLOBAL ID:200903015689766229

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-326822
公開番号(公開出願番号):特開平9-167804
出願日: 1995年12月15日
公開日(公表日): 1997年06月24日
要約:
【要約】 (修正有)【課題】ソース/ドレインpn接合形成で、浅くかつ低抵抗のpn接合を制御性良く形成できる製造方法を提供する。【解決手段】SiO2 膜18とSi3N4膜111とからなるサイドウオールスペーサを用いて、浅い拡散層115を形成する。
請求項(抜粋):
相補型MOSFETの製造方法であって、SiO2膜をストッパとしてSi3N4膜を異方性ドライエッチし、ゲート電極のサイドウオールスペーサに加工した後、BSG膜、あるいは、吸着ボロン及びボロン化合物からボロン原子をSi基板中へ固相拡散させる不純物拡散工程において、n-MOSFET形成領域のSi3N4膜をボロンの拡散マスクとして、残すことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336
FI (2件):
H01L 27/08 321 E ,  H01L 29/78 301 P
引用特許:
審査官引用 (6件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-271157   出願人:セイコーエプソン株式会社
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平6-050839   出願人:日本電気株式会社
  • 特開平3-218638
全件表示

前のページに戻る