特許
J-GLOBAL ID：200903015776827935
C-MOS薄膜トランジスタおよびその作製方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-314202
公開番号（公開出願番号）：特開平7-142741
出願日： 1993年11月20日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 レイアウト上、および電気的に対称性が良くて設計の自由度が高く、高集積化が可能なC-MOS薄膜トランジスタを提供する。【構成】 基板上に形成した単結晶Si薄膜を活性層とするC-MOSトランジスタにおいて、回路を形成しているNch薄膜トランジスタのゲート酸化膜104の膜厚を、Pch薄膜トランジスタのゲート酸化膜105の膜厚より厚くする。これにより、回路設計の重要なパラメータである飽和ドレイン電流(Ido)を、レイアウト上の対称性を損なうことなく、等しくすることができる。
請求項（抜粋）：
基板上に形成した単結晶Si薄膜を活性層とするC-MOSトランジスタにおいて、回路を構成するNch薄膜トランジスタとPch薄膜トランジスタのゲート酸化膜の厚さは、Nch薄膜トランジスタの方がPch薄膜トランジスタより厚いことを特徴とするC-MOS薄膜トランジスタ。
IPC (3件)：
H01L 29/786
, H01L 21/8238
, H01L 27/092
H01L 29/78 311 C
, H01L 27/08 321 D
, H01L 29/78 311 G
