特許
J-GLOBAL ID:200903015807475285

インダクタンス素子及び信号伝送回路

発明者:
出願人/特許権者:
代理人 (2件): 鷲頭 光宏 ,  緒方 和文
公報種別:公開公報
出願番号(国際出願番号):特願2005-221607
公開番号(公開出願番号):特開2007-036159
出願日: 2005年07月29日
公開日(公表日): 2007年02月08日
要約:
【課題】 ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能な信号伝送回路を提供する。【解決手段】 第1及び第2のインダクタ11,12は、互いに磁気結合している。第3及び第4のインダクタ13,14も互いに磁気結合している。第1のバリスタ31は、第1のインダクタ11の後段に位置し、当該第1のインダクタ11,21に電気的に並列接続される。第3のインダクタ21は、第1のインダクタ11と第1のバリスタ31との間に位置し、第1のインダクタ11に電気的に直列接続される。第2のバリスタ32は、第2のインダクタ12の後段に位置し、当該第2のインダクタ12に電気的に並列接続される。第4のインダクタ22は、第2のインダクタ12と第2のバリスタ32との間に位置し、第2のインダクタ12に電気的に直列接続される。【選択図】 図2
請求項(抜粋):
巻芯部と前記巻芯部の両端に設けられた第1及び第2の鍔部とを有するドラム型コアと、 前記第1の鍔部に形成された第1及び第2の端子電極と、 前記第2の鍔部に形成された第3及び第4の端子電極と、 前記巻芯部の第1の領域において一端から他端に向かって第1の方向に巻回され、前記一端が前記第1の端子電極に接続された第1のコイルと、 前記巻芯部の前記第1の領域において一端から他端に向かって前記第1の方向と同じ方向に巻回され、前記一端が前記第2の端子電極に接続された第2のコイルと、 前記巻芯部の前記第1の領域とは異なる第2の領域において一端から他端に向かって第2の方向に巻回され、前記一端が前記第3の端子電極に接続され、前記他端が前記第1のコイルの前記他端に接続された第3のコイルと、 前記巻芯部の前記第2の領域において一端から他端に向かって前記第2の方向とは異なる方向に巻回され、前記一端が前記第4の端子電極に接続され、前記他端が前記第2のコイルの前記他端に接続された第4のコイルとを備えることを特徴とするインダクタンス素子。
IPC (3件):
H01F 27/00 ,  H01F 17/04 ,  H01F 27/29
FI (5件):
H01F15/00 C ,  H01F17/04 A ,  H01F17/04 F ,  H01F15/10 C ,  H01F15/10 G
Fターム (8件):
5E070AA01 ,  5E070AA05 ,  5E070AB01 ,  5E070AB04 ,  5E070BA03 ,  5E070CA13 ,  5E070EA01 ,  5E070EB03
引用特許:
出願人引用 (9件)
全件表示

前のページに戻る