特許
J-GLOBAL ID：200903016055130670

ハード乱数発生回路のエラー検出方法

発明者：
山下 秀樹

山下 秀樹 について


出願人/特許権者：
株式会社平和

株式会社平和 について


代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-091527
公開番号（公開出願番号）：特開2008-245956
出願日： 2007年03月30日
公開日（公表日）： 2008年10月16日
要約：
【課題】遊技に影響を与えることなく、ハード乱数について、ビット単位で異常を検出する。【解決手段】所定のタイミングでハード乱数を発生するハード乱数発生回路を備えた遊技機における、前記ハード乱数発生回路の異常を検出するためのエラー検出方法において、一遊技の中で行われる1回の乱数更新確認処理であって、前記遊技機の中央処理装置が、前記ハード乱数発生回路から複数のハード乱数を取得し、前記複数のハード乱数のビット演算を行って、前記ハード乱数を構成する全てのビットが更新されたか否かを確認することにより、前記ハード乱数発生回路の異常の有無を判定する。【選択図】図6
請求項（抜粋）：
遊技価値の投入の検出から払出し処理までを一遊技とし、該一遊技内の所定のタイミングでハード乱数を発生するハード乱数発生回路を備えた遊技機における、前記ハード乱数発生回路の異常を検出するためのエラー検出方法において、 前記一遊技の中で行われる1回の乱数更新確認処理であって、 前記遊技機の中央処理装置が、前記ハード乱数発生回路から複数のハード乱数を取得し、前記複数のハード乱数のビット演算を行って、前記ハード乱数を構成する全てのビットが更新されたか否かを確認することにより、前記ハード乱数発生回路の異常の有無を判定することを特徴とするハード乱数発生回路のエラー検出方法。
IPC (1件)：
A63F 5/04
FI (3件)：
A63F5/04 512Z ,  A63F5/04 512C ,  A63F5/04 516D
Fターム (7件)：
2C082AA02 ,  2C082BA02 ,  2C082BA28 ,  2C082CA02 ,  2C082CB04 ,  2C082CB23 ,  2C082CC12
引用特許：
出願人引用 (2件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM