特許

J-GLOBAL ID：200903016102137557

トンネルトランジスタ及びその製造方法

発明者： 植村 哲也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258477
公開番号（公開出願番号）：特開平10-107274
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 従来のトンネルトランジスタは、ドレイン層及びチャネル層が臨界膜厚により制限され、高電流密度化には限界がある。【解決手段】 半絶縁性GaAs基板1上に、緩衝層2及び3を順次に積層し、更に平均の格子定数がGaAsと同じになるような縮退したp+ -In0.2 Ga0.8 As層と、縮退したp+ -GaAs0.38P0.62層とを交互に積層した超格子構造のドレイン層4を形成する。ドレイン層4に一部接し、かつ、ドレイン層4と異なる導電型を有するチャネル層6を形成する。チャネル層6と超格子ドレイン層4とが接しているところには、バンド間トンネル接合が形成され、結果としてソース・ドレイン間にはトンネル電流が流れる。チャネル濃度をゲート電極8へのゲート電圧で制御することにより、電流-電圧特性に微分負性抵抗が現れる。基板との格子不整合の影響を受けないため、トンネル電流密度が増加する。

請求項（抜粋）：

表面部が絶縁性の緩衝層の表面上に形成された、格子定数が該緩衝層のそれよりも大きく、禁止帯幅の小さい縮退した第一の半導体と、格子定数が該緩衝層のそれよりも小さな第二の半導体とを交互に積層した超格子構造のドレイン層と、前記ドレイン層に一部接し、かつ、前記第一の半導体と異なる導電型を有するチャネル層と、前記チャネル層上に形成された絶縁層と、前記絶縁層上に形成されたゲート電極と、前記ドレイン層上に形成されたドレイン電極と、前記チャネル層上に形成されたソース電極とを有することを特徴とするトンネルトランジスタ。

IPC (4件)：

H01L 29/78 ,  H01L 29/66 ,  H01L 29/68 ,  H01L 29/88

FI (4件)：

H01L 29/78 301 J ,  H01L 29/66 ,  H01L 29/68 ,  H01L 29/88

引用特許：

審査官引用 (1件)

• トンネル効果型半導体装置
  公報種別：公開公報   出願番号：特願平4-221324   出願人：株式会社エイ・ティ・アール光電波通信研究所