特許

J-GLOBAL ID：200903016256863200

半導体装置

発明者： 岩田 滋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-061897
公開番号（公開出願番号）：特開平10-242296
出願日： 1997年02月28日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】LSIのESD保護回路のレイアウト面積をESD保護の効果を減少せずに小さくする半導体装置の提供。【解決手投】ESD保護部のMOSトランジスタのドレイン上に、ゲート形成と同時に、面積は小さくなるが周囲長が長くなるような、ゲート電極と同じ材質のパターンを形成することにより、ドレインの拡散層容量を減少させることなく、ドレインの面積を減少させる。

請求項（抜粋）：

入出力回路のESD保護部のトランジスタにおいて、ゲート形成と同時にドレイン上に、面積が小さく、周囲長が長くなるような、ゲート電極と同じ材質のパターンを形成した、ことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78

FI (3件)：

H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 29/78 301 K

引用特許：

審査官引用 (1件)

• 入出力保護素子用MOSトランジスタ
  公報種別：公開公報   出願番号：特願平4-064455   出願人：日本電気株式会社