ATMセルスイッチングシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：工藤宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平7-165564
公開番号（公開出願番号）：特開平9-018486
出願日： 1995年06月30日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】非常に簡単な構成で高速動作が可能なATMセルスイッチングシステムの提供。【構成】入力ATMセルは回路1で多重されメインメモリ2に入力される。入力セルのヘッダ部分はCAM6のデータ入力と選択回路5に入力される。選択回路5は入力されたATMセルのヘッダ部分の中の出力方路を検出し対応する番号生成回路41〜4nを選択し書き込み番号を出力する。書き込み番号は選択回路5を介してCAM6に入力される。CAM6に与えられたATMセルのヘッダ部分の中の出力方路と、書き込み番号は検出回路7によって検出された未使用ワードに書き込まれ、書き込まれたCAM6の物理アドレスのVビットを使用状態にセットする。メインメモリ2に入力されたATMセルは検出回路7によって検出された未使用ワードに書き込まれる。検出回路7は書き込み動作によって更新されたVビットのデータを元に新たな未使用ワードを検出する。

請求項（抜粋）：

ATMセルを取り込み、メモリ制御回路からの制御によってメモリ回路に記憶し、ATMセルに設定されている方路情報に基づき、上記メモリ制御回路が上記メモリ回路に対して制御して読み出させ、複数の出線のいずれかの出線からATMセルを出力させるATMセルスイッチングシステムであって、上記メモリ回路は、指定される物理アドレスに基づきATMセルを蓄積するRAMと、上記ATMセルの方路情報と、同一方路内のATMセルを個々に識別する情報とから上記物理アドレスを求める連想メモリと、上記RAMの各ワードの使用状況・未使用状況を表す情報を保持するレジスタと、未使用ワードの中からいずれかのワードを選択する空きワード検出手段と、上記RAMのワード線の入力を選択する選択手段とを備えると共に、上記メモリ制御回路は、上記連想メモリに方路情報を書き込ませるときには、上記連想メモリのワード線の入力に上記空きワード検出手段の出力を与えさせ、上記RAMにATMセルを書き込ませるときには、上記RAMのワード線の入力に上記連想メモリへの書き込み動作によって上記空きワード検出手段の出力が印加された上記連想メモリのワード線を選択して接続させると共に上記レジスタをセットさせ、上記RAMからATMセルを読み出させるときには、上記RAMのワード線の入力に上記連想メモリの一致判定出力を表すマッチ線を選択して接続させると共に上記レジスタをリセットさせ、上記レジスタの保持状態が更新されるごとに新たな空きワードを検出させることを特徴とするATMセルスイッチングシステム。

IPC (2件)：

H04L 12/28 , H04Q 3/00

FI (2件)：

H04L 11/20 H , H04Q 3/00

引用特許：

審査官引用 (4件)

特開平3-036843
特開平3-001633
パケット交換方式
公報種別：公開公報出願番号：特願平5-247668 出願人：日本電気株式会社

全件表示

前のページに戻る