特許
J-GLOBAL ID：200903016375571446

DWTベース技法によって圧縮された画像を符号化するための実時間アルゴリズムおよびアーキテクチャ

発明者：
アチャーリャ,ティンク

アチャーリャ,ティンク について

, 
カラム,リナ・ジェイ

カラム,リナ・ジェイ について

, 
マリノ,フランシスコマリア

マリノ,フランシスコマリア について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-558612
公開番号（公開出願番号）：特表2002-520899
出願日： 1999年07月02日
公開日（公表日）： 2002年07月09日
要約：
【要約】固定長の符号語およびフラグを、ランレングスを符号化するためのデータ・フォーマット構造として役立たせる方法が開示されている。大きいランレングスは、データ・セット内の2個のゼロでない値間にあるゼロの数を表す一連の構造を使用している。符号化するデータのエントロピー特性を用いて適切な符号化方式を決定する適応符号化技法が開示されている。必要に応じて、固定長サイズの変更を可能にするアーキテクチャが開示されている。このアーキテクチャは、単一カウンタ410に結合された複数の論理ネットワーク422、424、426、432、434および436を含んでおり、所望する符号語サイズに応じて、その各々をイネーブルすることができる。
請求項（抜粋）：
フラグと語Rがある構造を有し、語Rの後にフラグが続くその語Rを格納するために利用するビット数を決定し、 前記語Rのビットの各々が完全に利用された場合でも、前記ビット数によって許容される以上に長いランの長さを、複数の前記構造をまとめてストリング化することによって符号化することを特徴とする方法。
IPC (4件)：
H03M 7/48 ,  H03M 7/40 ,  H04N 1/41 ,  H04N 7/24
FI (4件)：
H03M 7/48 ,  H03M 7/40 ,  H04N 1/41 B ,  H04N 7/13 Z
Fターム (28件)：
5C059KK11 ,  5C059MA00 ,  5C059MA24 ,  5C059ME03 ,  5C059ME05 ,  5C059ME06 ,  5C059PP15 ,  5C059SS15 ,  5C059UA02 ,  5C059UA15 ,  5C078AA04 ,  5C078BA22 ,  5C078BA23 ,  5C078BA53 ,  5C078DA01 ,  5C078DA05 ,  5J064AA02 ,  5J064BA09 ,  5J064BA16 ,  5J064BB05 ,  5J064BB12 ,  5J064BC03 ,  5J064BC05 ,  5J064BC08 ,  5J064BC26 ,  5J064BC29 ,  5J064BD02 ,  5J064BD04
引用特許：
出願人引用 (2件) 審査官引用 (2件)
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM