特許
J-GLOBAL ID:200903016401876641
キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
坂口 博 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-293909
公開番号(公開出願番号):特開2001-117817
出願日: 1999年10月15日
公開日(公表日): 2001年04月27日
要約:
【要約】【課題】 上位および下位のキャッシュメモリに共通のデータを保持しない、あるいは、上位および下位のキャッシュメモリに共通に保持されるデータを少なくすることで、それぞれのキャッシュメモリに効率良くデータを保持する。【解決手段】 コンピュータシステムは、拡張バス20に接続されたHDCカード21と、HDCカード21に接続されたHDD装置22とを備える。HDCカード21は、ディスクキャッシュ(上位のキャッシュメモリ)を備え、HDD装置22は、ディスクキャッシュ54(下位のキャッシュメモリ)を備える。HDCカード21およびHDD装置22は、システムの起動時に、それぞれのキャッシュメモリのスワップモードを選択するための選択情報を送受し、送受された選択情報に基づいてそれぞれ異なるスワップモードを選択する。
請求項(抜粋):
下位のキャッシュメモリと上位のキャッシュメモリとを有する複数のキャッシュメモリを制御する方法であって、上位および下位のキャッシュメモリが、それぞれ異なるスワップモードで動作することを特徴とするキャッシュメモリの制御方法。
IPC (5件):
G06F 12/08 320
, G06F 12/08
, G06F 3/06 301
, G06F 12/12
, G11B 19/02 501
FI (5件):
G06F 12/08 320
, G06F 12/08 F
, G06F 3/06 301 S
, G06F 12/12 A
, G11B 19/02 501 K
Fターム (16件):
5B005JJ13
, 5B005MM05
, 5B005MM11
, 5B005QQ01
, 5B005QQ02
, 5B005QQ06
, 5B005UU32
, 5B005UU33
, 5B065BA01
, 5B065CA14
, 5B065CA16
, 5B065CC08
, 5B065CE12
, 5B065CE14
, 5B065CE15
, 5B065CH01
引用特許:
審査官引用 (5件)
-
特開平3-122737
-
特開平3-122737
-
特開平2-114345
全件表示
前のページに戻る