特許

J-GLOBAL ID：200903016408559161

MOS論理回路及びこのMOS論理回路を備えた半導体装置

発明者： 佐藤 雄一
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-102059
公開番号（公開出願番号）：特開平10-294663
出願日： 1997年04月18日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】 信号本数を低減し、配線面積が小さく、信号変化が少ない、低消費電力化を実現しうるMOS論理回路を提供する。【解決手段】 NDTMOS1、PDTMOS2及びインバータ3を備えてなり、NDTMOS1とPDTMOS2でパス・トランジスタ・ロジック回路を構成する。信号が”H”レベルのとき有効な論理にはNMOS1を用いる一方、信号が”L”レベルのとき有効な論理にはPMOS2を用いる。

請求項（抜粋）：

ゲートとウエルがそれぞれ接続されたNMOSトランジスタ及びPMOSトランジスタを備え、信号が”High”レベルのとき有効な論理に該NMOSトランジスタを用いる一方、信号が”Low”レベルのとき有効な論理に該PMOSトランジスタを用いるパス・トランジスタ・ロジック回路と、ゲートとウエルがそれぞれ接続されたNMOSトランジスタ及びPMONトランジスタを備え、該パス・トランジスタ・ロジック回路の出力信号の駆動力を高める増幅回路とで構成されたMOS論理回路。

IPC (2件)：

H03K 19/0944 ,  H03K 19/0175

FI (2件)：

H03K 19/094 A ,  H03K 19/00 101 R

引用特許：

審査官引用 (2件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-231622   出願人：株式会社東芝
• 特開平2-283123