特許
J-GLOBAL ID:200903016422889190

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高田 守 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-193919
公開番号(公開出願番号):特開2002-016132
出願日: 2000年06月28日
公開日(公表日): 2002年01月18日
要約:
【要約】【課題】 半導体装置の素子分離において、シリコン窒化膜の膜厚を変化させることなく、シリコン窒化膜に対してシリコン酸化膜をオフセットさせる。シリコン窒化膜の応力の影響を抑えて、シリコン基板の熱酸化処理を行う。【解決手段】 シリコン基板1上に、シリコン酸化膜2とシリコン窒化膜3を積層して形成した後、レジストパターン4をマスクとして、シリコン窒化膜3をエッチング処理する。放射線6を照射することにより、照射部分のシリコン酸化膜2を除去する。シリコン酸化膜2をマスクとしてシリコン基板1をエッチング処理することにより、素子分離用の溝7を形成した後、シリコン基板1を熱酸化することにより、溝7の上端部71を丸みを帯びた形状に酸化させる。
請求項(抜粋):
半導体基板上に第1の絶縁膜を形成した後、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にレジストパターンを形成した後、前記レジストパターンをマスクとして前記第2の絶縁膜をエッチング処理する工程と、前記レジストパターンを除去する工程と、前記第1の絶縁膜に対して放射線を照射して、前記放射線が照射された部分の第1の絶縁膜を除去する工程と、前記放射線の照射部分が除去された第1の絶縁膜をマスクとして、半導体基板をエッチング処理する工程と、前記エッチング処理された半導体基板を熱酸化処理する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/76 ,  H01L 21/302
FI (2件):
H01L 21/76 L ,  H01L 21/302 Z
Fターム (12件):
5F004BA19 ,  5F004BB02 ,  5F004DB03 ,  5F004EA08 ,  5F004EA28 ,  5F004FA08 ,  5F032AA36 ,  5F032AA45 ,  5F032BA01 ,  5F032CA17 ,  5F032DA22 ,  5F032DA53
引用特許:
審査官引用 (3件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平10-093068   出願人:富士通株式会社
  • 特開平3-178147
  • 特開昭63-185042

前のページに戻る