特許
J-GLOBAL ID：200903016433793306
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (11件)：
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-054614
公開番号（公開出願番号）：特開2007-234126
出願日： 2006年03月01日
公開日（公表日）： 2007年09月13日
要約：
【課題】メモリセルの書き込みレベルを改善することによって、安定したメモリセル特性を持たせる。【解決手段】メモリセル電源制御回路3は、データの書き込み時に選択されるカラムのメモリセル1の電源(メモリセル電源VDDM1)を、P型MOSトランジスタQP6とQP7の分圧比で決定される、VDDレベルより低い電圧値に制御する。リーク補償回路4は、データの書き込み時における非選択のカラム、およびデータの読み出し時における全てのカラムのメモリセル1の電源(メモリセル電源VDDM1)を、VDDレベルに制御する。【選択図】図1
請求項（抜粋）：
フリップフロップを有するメモリセルと、
上記メモリセルに低電圧側のセル電源電圧を供給するメモリセル電源回路とを有する半導体記憶装置であって、
上記メモリセル電源回路は、
第1の期間と、第2の期間とで、互いに異なるセル電源電圧を供給するように構成され、
データの読み出しサイクルにおいてセル電源電圧を供給する場合、および書き込みサイクルにおいてセル電源電圧を供給するメモリセルにデータが書き込まれない場合に、所定の第1の電源電圧を供給する一方、
書き込みサイクルにおいてセル電源電圧を供給するメモリセルにデータが書き込まれる場合に、上記第1の電源電圧よりも高い第2の電源電圧を供給することを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5B015HH03
, 5B015JJ03
, 5B015KB62
, 5B015KB72
, 5B015NN09
