特許
J-GLOBAL ID：200903016467284923
基板処理装置
発明者：
出願人/特許権者：
代理人 (3件)：
赤澤 日出夫
, ▲橋▼場 満枝
, 石戸 久子
公報種別：公開公報
出願番号（国際出願番号）：特願2004-139408
公開番号（公開出願番号）：特開2005-322762
出願日： 2004年05月10日
公開日（公表日）： 2005年11月17日
要約：
【課題】 一つのラインで異常が発生したとき、縮退運転制御においてスループットを低下させず、かつウェハの成膜プロセスの順番が狂わないようにする。 【解決手段】 2ライン構成のインライン型半導体製造装置は、プロセスチャンバPM1→バキュームロックチャンバVL1→大気ローダLM→ロードポートLP1のチャンネルと、プロセスチャンバPM2→バキュームロックチャンバVL2→大気ローダLM→ロードポートLP1のチャンネルとで振り分け運用を行う。このため、何れかのラインで故障が発生した場合は遅滞なく正常なラインへウェハのプロセス処理を切替えることができる。例えば、バキュームロックチャンバVL1で故障が発生した場合は、その系統のウェハをキャリアに戻す処理を止め、大気ロボットから直接バキュームロックチャンバVL2のバッファスロットへウェハを搬送する。よってスループットは低下せずウェハの滞留も少ない。【選択図】 図3
請求項（抜粋）：
基板に対して所定の処理を施す複数の処理モジュールと、
前記基板を収納したカセットを導入する少なくとも一つの導入ポートと、
前記基板の位置を調整する基板位置調整機構と、
前記基板位置調整機構を介して、前記導入ポートから前記処理モジュール毎に前記基板の搬送を行う搬送装置と、
前記処理モジュールの各々に対応して、前記基板の位置を個別に設定するように制御を行う制御部と
を備えることを特徴とする基板処理装置。
IPC (2件)：
FI (2件)：
H01L21/68 A
, H01L21/02 Z
5F031CA02
, 5F031FA01
, 5F031FA11
, 5F031FA12
, 5F031GA43
, 5F031JA51
, 5F031MA04
, 5F031PA04
, 5F031PA05
, 5F031PA10
