特許
J-GLOBAL ID:200903016537358890

TFT型液晶表示装置

発明者:
出願人/特許権者:
代理人 (1件): 山田 稔
公報種別:公開公報
出願番号(国際出願番号):特願平5-031782
公開番号(公開出願番号):特開平6-250606
出願日: 1993年02月22日
公開日(公表日): 1994年09月09日
要約:
【要約】 (修正有)【目的】 TFT型液晶表示装置において電源電圧を最適値に設定し、書込み及び保持特性を確保したまま、ドライバのシフトレジスタの誤動作やノイズ発生を抑制する。【構成】 走査線駆動回路の正電源電圧Vddy 及び負電源電圧Vssy を次式のように設定する。Vddy ≧Vid2+ΔVy2Vid2:画像信号の最大値 ΔVy2:N型画素TFTのオン抵抗Ronが書込み率k%以上の次式を満足するゲートソース間電圧Vssy ≦Vid1-ΔVy1Vid1:画像信号の最小値 ΔVy1:非選択時における画素TFTの次式で表されるゲート・ドレイン間のシフト電圧の最大値この条件によって寄生容量等の値に如何にかかわらず書込み率k%以上の書込み特性と、良好な保持特性を得ることができる。
請求項(抜粋):
Nチャネル画素TFTを備える画素マトリクス部の走査線に選択パルスを供給する走査線駆動回路と信号線に画像信号を供給する信号線駆動回路とを有し、アナログ点順次駆動方式を採用するTFT型液晶表示装置において、前記走査線駆動回路の電源電圧のバイアス条件が次の式を満足するように設定されてなることを特徴とするTFT型液晶表示装置。 Vddy ≧Vid2+Vcom * +ΔVy2 ...(1-1) Vssy ≦Vid1-Vcom * -ΔVy1 ...(1-2)Vddy :走査線駆動回路の正電源電圧Vssy :走査線駆動回路の負電源電圧Vid1:画像信号の最小電圧Vid2:画像信号の最大電圧Vcom * :対向電極の駆動電圧振幅ΔVy1:非選択時における画素TFTの次式で表されるゲート・ドレイン間のシフト電圧ΔVgdの最大値(または平均的なシフト電圧) ΔVgd=ΔVg ×Cgd/(Cgd+Clc+Cstg ) ...(1-3)但し、ΔVg は選択パルスの大きさ(Vddy -Vssy )、Cgdは画素TFTのゲート・ドレイン間寄生容量である。ΔVy2:選択時における画素TFTのオン抵抗Ronが書込み率k%以上の次式を満足するような画素TFTのゲート・ソース間電圧 1-exp{-(T1 /Ron(Clc+Cstg )}≧k/100 ...(1-4)但し、T1 は画素TFTの書込み期間、Clcは液晶容量、Cstg は保持容量である。
IPC (2件):
G09G 3/36 ,  G02F 1/133 550
引用特許:
審査官引用 (5件)
  • 特開平2-262192
  • 特開昭63-050951
  • 特開平2-262192
全件表示

前のページに戻る