特許
J-GLOBAL ID：200903016579013833
フォールトトレラントコンピュータ及びデータ送信制御方法
発明者：
出願人/特許権者：
代理人 (3件)：
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2004-369389
公開番号（公開出願番号）：特開2006-178618
出願日： 2004年12月21日
公開日（公表日）： 2006年07月06日
要約：
【課題】 データのフロー制御を短時間で行うことのできるフォールトトレラントコンピュータを実現する。【解決手段】 CPUサブシステムと、IOサブシステムとからなるシステムが一対のものとして二重化され、前記IOサブシステムは対となるIOサブシステムとクロスリンクを介して接続されるフォールトトレラントコンピュータであって、前記CPUサブシステムは、前記IOサブシステムから送られてくるデータを受信し、蓄積量が第1の閾値に達すると第1の信号を前記IOサブシステムへ送出し、蓄積量が前記第1の閾値による蓄積量よりも大きな第2の閾値に達すると第2の信号を前記IOサブシステムへ送出し、前記IOサブシステムは、前記第1および第2の信号を受信すると前記CPUサブシステムへ向かうデータの送出を停止し、前記第2の信号を受信すると前記クロスリンクを介して対をなすIOサブシステムへ送出するフローコントローラと、を備える。【選択図】 図1
請求項（抜粋）：
CPU及び記憶装置へのアクセスを制御するCPUサブシステムと、前記CPUサブシステムに対する外部からのデータの入出力を制御するIOサブシステムとからなるシステムが一対のものとして二重化されて構成され、前記CPUサブシステムは共通の内部クロックによって全く同一の動作を行うロックステップ方式により動作し、前記IOサブシステムは対となるIOサブシステムとクロスリンクを介して接続されるフォールトトレラントコンピュータであって、
前記CPUサブシステムは、前記IOサブシステムから送られてくるデータを受信し、蓄積量が第1の閾値に達すると第1の信号を前記IOサブシステムへ送出し、蓄積量が前記第1の閾値による蓄積量よりも大きな第2の閾値に達すると第2の信号を前記IOサブシステムへ送出するインバウンド受信バッファを備え、
前記IOサブシステムは、
前記第1および第2の信号を受信すると前記CPUサブシステムへ向かうデータの送出を停止するIO I/Fコントローラと、
前記第2の信号を受信すると前記クロスリンクを介して対をなすIOサブリンクのIO I/Fコントローラへ送出するフローコントローラと、を備えることを特徴とするフォールトトレラントコンピュータ。
IPC (2件)：
FI (2件)：
G06F11/18 310F
, G06F13/38 310D
5B034AA02
, 5B034CC01
, 5B034CC02
, 5B034CC05
, 5B034DD02
, 5B034DD06
, 5B077AA21
, 5B077BA02
, 5B077BB05
, 5B077DD02
, 5B077DD18
