特許
J-GLOBAL ID：200903016636598436

フォトセンサアレイおよび2次元画像の読取装置

発明者：
佐々木 誠

佐々木 誠 について

, 
佐々木 和広

佐々木 和広 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 鹿嶋 英實
公報種別：公開公報
出願番号（国際出願番号）：特願2000-122157
公開番号（公開出願番号）：特開2001-309239
出願日： 2000年04月24日
公開日（公表日）： 2001年11月02日
要約：
【要約】【課題】 信号の遅延を抑制するとともに、配線層の断線に対して信号の伝搬を補償して、良好に駆動することができるフォトセンサアレイおよび2次元画像の読取装置を提供する。【解決手段】 フォトセンサアレイは、半導体層11に形成されるチャネル領域のチャネル長およびチャネル幅を規定するソース、ドレイン電極12、13と、半導体層11の上方に設けられたトップゲート電極21と、半導体層11の下方に設けられたボトムゲート電極22とを備えた複数のダブルゲート型フォトセンサ10を有し、該複数のダブルゲート型フォトセンサ10のトップゲート電極21相互を接続するトップゲートラインが、配線断面積を増加させるように、複数の配線層(101a、101b)に分岐して形成されている。
請求項（抜粋）：
励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、第1ゲート絶縁膜を介し、前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し、前記半導体層の上方に設けられた第2ゲート電極と、を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、各光電変換素子の前記第1ゲート電極を接続する第1ゲートラインと、各光電変換素子の前記第2ゲート電極を接続する第2ゲートラインと、を有し、前記第1ゲートラインおよび前記第2ゲートラインの少なくともいずれか一方は、平行する複数の配線層により構成された領域を有することを特徴とするフォトセンサアレイ。
IPC (3件)：
H04N 5/335 ,  H01L 27/146 ,  H01L 29/786
FI (4件)：
H04N 5/335 E ,  H01L 27/14 C ,  H01L 29/78 617 N ,  H01L 29/78 622
Fターム (41件)：
4M118AA01 ,  4M118AA10 ,  4M118AB01 ,  4M118AB10 ,  4M118BA05 ,  4M118BA14 ,  4M118CA11 ,  4M118CB06 ,  4M118FB03 ,  4M118FB09 ,  4M118FB13 ,  4M118FB16 ,  4M118FB24 ,  4M118GB04 ,  4M118GB05 ,  4M118GB11 ,  5C024BX01 ,  5C024GX02 ,  5C024GX24 ,  5C024GY31 ,  5C024HX01 ,  5F110AA03 ,  5F110AA26 ,  5F110BB10 ,  5F110BB13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE30 ,  5F110GG02 ,  5F110GG15 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK21 ,  5F110NN44 ,  5F110NN46 ,  5F110NN47 ,  5F110NN72
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM