半導体装置の製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：長谷川芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-127688
公開番号（公開出願番号）：特開2000-323482
出願日： 1999年05月07日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】制御電極を持つ半導体デバイス上に金属配線を形成する場合、制御電極部のゲート酸化膜の破壊、劣化を低減可能な半導体装置の製造方法を提供する。【解決手段】基板上に形成された絶縁層上の制御電極に導通を有するように接続された所定パターンの金属配線を形成する半導体装置の製造方法であって、(1)金属膜を形成し、(2)膜厚が150nm乃至300nmであって所定パターンを有しシリコン系無機絶縁膜からなるハードマスクを金属膜上に形成し、(3)エッチングガスにより、ハードマスクを用いて金属膜をエッチングし、所定パターンの金属配線を形成する工程から構成される。これにより、金属膜に残留帯電する電荷の量を低減せしめ、電荷が制御電極へ流入することによって生じる絶縁層の破壊および劣化を防止している。ハードマスクの膜厚が180nm乃至230nmであればさらに好ましい。

請求項（抜粋）：

基板上に形成された絶縁層上の制御電極に導通を有するように接続された所定パターンの金属配線を形成する半導体装置の製造方法であって、金属膜を形成する第1の工程と、膜厚が150nm乃至300nmであって、前記所定パターンを有し、シリコン系無機絶縁膜からなるハードマスクを前記金属膜上に形成する第2の工程と、エッチングガスにより、前記ハードマスクを用いて前記金属膜をエッチングし、前記所定パターンの金属配線を形成する第3の工程と、を備え、前記第3の工程中に、前記金属膜に残留帯電する電荷の量を低減せしめ、これにより前記電荷が前記制御電極へ流入することによって生じる前記絶縁層の破壊および劣化を防止するようにした半導体装置の製造方法。

IPC (3件)：

H01L 21/3213 , H01L 21/3065 , H01L 29/78

FI (3件)：

H01L 21/88 D , H01L 21/302 G , H01L 29/78 301 F

Fターム (68件)：

5F004AA06 , 5F004BB13 , 5F004DA01 , 5F004DA04 , 5F004DA11 , 5F004DA16 , 5F004DA23 , 5F004DA26 , 5F004DB08 , 5F004DB09 , 5F004DB10 , 5F004DB12 , 5F004EA06 , 5F004EA07 , 5F004EA22 , 5F033HH00 , 5F033HH03 , 5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH18 , 5F033HH19 , 5F033HH33 , 5F033JJ01 , 5F033JJ08 , 5F033JJ09 , 5F033JJ11 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033KK04 , 5F033MM05 , 5F033MM08 , 5F033MM13 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033QQ03 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ12 , 5F033QQ15 , 5F033QQ28 , 5F033QQ30 , 5F033QQ37 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR11 , 5F033RR14 , 5F033SS15 , 5F033TT02 , 5F033WW02 , 5F033XX00 , 5F033XX31 , 5F040DA00 , 5F040DC01 , 5F040EC07 , 5F040EJ03 , 5F040EK01 , 5F040EL01 , 5F040EL03 , 5F040EL06 , 5F040FB04 , 5F040FC21

引用特許：

審査官引用 (2件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-162434 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-291738 出願人：ソニー株式会社

前のページに戻る