特許
J-GLOBAL ID：200903016823569911

シミュレータ装置、シミュレーション方法およびプログラム

発明者：
久井 茂幸

久井 茂幸 について


出願人/特許権者：
富士通テン株式会社

富士通テン株式会社 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2004-183600
公開番号（公開出願番号）：特開2006-014393
出願日： 2004年06月22日
公開日（公表日）： 2006年01月12日
要約：
【課題】処理負荷を大幅に低減し、破綻することがないこと。【解決手段】電気的特性部と機械的特性部を有するモデルを用いてシミュレーションするシミュレータ装置20であって、統合電気シミュレーション部205は、複数のモデルの電気的特性部を統合し、統合した電気的特性部をシミュレーションし、機械シミュレーション部2061は、統合電気シミュレーション部205によってシミュレーションされた電気的特性部に対応する複数のモデルの機械的特性部をシミュレーションする。【選択図】 図1
請求項（抜粋）：
電気的特性部と機械的特性部を有するモデルを用いてシミュレーションするシミュレータ装置であって、 複数の前記モデルの電気的特性部を統合し、統合した電気的特性部をシミュレーションする統合電気シミュレーション手段と、 前記統合電気シミュレーション手段によってシミュレーションされた電気的特性部に対応する複数の前記モデルの機械的特性部をシミュレーションする機械シミュレーション手段と、 を備えたことを特徴とするシミュレータ装置。
IPC (2件)：
B60L 11/14 ,  G06F 19/00
FI (2件)：
B60L11/14 ,  G06F19/00 110
Fターム (24件)：
5H115PA06 ,  5H115PC06 ,  5H115PG04 ,  5H115PI16 ,  5H115PI24 ,  5H115PI29 ,  5H115PO06 ,  5H115PO17 ,  5H115PU08 ,  5H115PU24 ,  5H115PU25 ,  5H115QE01 ,  5H115QE02 ,  5H115QE10 ,  5H115QI04 ,  5H115QN03 ,  5H115RB15 ,  5H115SE04 ,  5H115TO12 ,  5H115TO13 ,  5H115TO21 ,  5H115TO23 ,  5H115TO30 ,  5H115UB08
引用特許：
出願人引用 (1件)
  • 半導体試験装置
    公報種別：公開公報   出願番号：特願平8-224986   出願人：株式会社アドバンテスト
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM