特許
J-GLOBAL ID：200903016857911368
MIS電界効果トランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-086757
公開番号（公開出願番号）：特開平8-288513
出願日： 1995年04月12日
公開日（公表日）： 1996年11月01日
要約：
【要約】【目的】 回路構成を複雑にすることなく、基板浮遊効果を抑制する。【構成】 シリコン基板10上に埋め込み酸化膜11を介してシリコン活性領域が形成され、ソース/ドレイン用領域の一方に隣接する位置でかつゲート電極16に覆われない半導体領域中にゲート絶縁膜15下に形成される反転層14直下のp型領域13に蓄積するキャリアを反転層14中から供給される少数キャリアと結合させる領域17が形成されている。n型SOIMISFETをオン状態にし、例えばドレイン領域18付近で衝突電離によりキャリアが発生したとすると、正孔がp型領域13に注入されるが、p型領域13→領域17→反転層14→ソース領域12の電流経路によってこの正孔の蓄積が制御される。したがって動作状態におけるp型領域13の電位が変動せず、基板浮遊効果は抑制される。
請求項（抜粋）：
SOI基板上に形成される金属絶縁物半導体型電界効果トランジスタにおいて、ソース領域に隣接する位置およびドレイン領域に隣接する位置の少なくとも一方の半導体領域中でかつゲート電極に覆われない半導体領域中に、ゲート電極下層に形成される反転層直下の半導体領域に蓄積する多数キャリアを、前記反転層から供給される少数キャリアと結合させる領域をもたせたこと特徴とするMIS電界効果トランジスタ。
引用特許：
前のページに戻る
