特許
J-GLOBAL ID：200903016888968414
半導体装置
発明者：
出願人/特許権者：
代理人 (3件)：
稲岡 耕作
, 川崎 実夫
, 皆川 祐一
公報種別：公開公報
出願番号（国際出願番号）：特願2008-149440
公開番号（公開出願番号）：特開2009-295867
出願日： 2008年06月06日
公開日（公表日）： 2009年12月17日
要約：
【課題】 半導体層上に形成される絶縁膜の厚さを増大させることなく、絶縁膜の絶縁破壊に対する耐圧の向上を図る半導体装置を提供すること。【解決手段】 エピタキシャル層3の表面に素子分離膜6を形成する。素子分離膜6の上には、抵抗素子7を形成する。また、エピタキシャル層3における素子分離膜6を挟んで抵抗素子7と対向する部分には、周囲から電気的にフローティングされたN型領域4を形成する。これにより、N型領域4内に広がる空乏層20を、素子分離膜6を介して抵抗素子7と対向させる。【選択図】図1
請求項（抜粋）：
半導体層と、
前記半導体層の表面に形成された絶縁膜と、
前記絶縁膜上に形成された抵抗素子と、
前記半導体層における前記絶縁膜を挟んで前記抵抗素子と対向する部分に形成され、周囲から電気的にフローティングされたフローティング領域とを備える、半導体装置。
IPC (2件)：
FI (1件)：
Fターム (11件)：
5F038AR03
, 5F038AR04
, 5F038AR09
, 5F038AR13
, 5F038AR27
, 5F038EZ06
, 5F038EZ13
, 5F038EZ14
, 5F038EZ15
, 5F038EZ16
, 5F038EZ20
