特許
J-GLOBAL ID：200903017007274187
絶縁耐圧試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
大原 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2004-135123
公開番号（公開出願番号）：特開2005-315759
出願日： 2004年04月30日
公開日（公表日）： 2005年11月10日
要約：
【課題】 ランプアップ機能を有する絶縁耐圧試験装置において、有負荷時においてもランプアップ時間の終了時点で発生電圧を基準発生電圧にまで上げることを可能とする。【解決手段】 基準電圧発生制御手段から乗算型D/Aコンバータに基準電圧発生信号とランプアップ信号とを与えてランプ波形電圧を出力させ、そのランプ波形電圧をトランスにより昇圧してその発生電圧を基準電圧発生制御手段にフィードバックしながら被試験物Xに印加してその絶縁耐圧を試験するにあたって、ランプアップ時間をT,ランプアップ時間終了時点でトランスより出力されるべき基準発生電圧をVとして、ランプアップ時間T中の所定時間T1時点におけるフィードバック系の帰還電圧V1からランプアップ時間終了時点での発生電圧V2を予測し、例えば基準発生電圧Vと予測発生電圧V2との比α(=V/V2)に基づいて所定時間T1以降の基準電圧発生信号を制御する。【選択図】 図6
請求項（抜粋）：
基準電圧発生信号およびランプアップ信号をそれぞれデジタル信号として出力する基準電圧発生制御手段と、上記各デジタル信号を受けてアナログのランプ波形電圧を出力するD/Aコンバータと、上記ランプ波形電圧を昇圧する昇圧回路と、上記昇圧回路の出力電圧をA/Dコンバータを介して上記基準電圧発生制御手段に与えるフィードバック系とを含み、上記基準電圧発生制御手段により設定された上記昇圧回路の出力電圧を被試験物に印加してその絶縁耐圧を試験する絶縁耐圧試験装置において、
上記基準電圧発生制御手段は、上記ランプ波形電圧を発生させるランプアップ時間をT,そのランプアップ時間終了時点で上記昇圧回路より出力されるべき基準発生電圧をVとして、上記ランプアップ時間T中の所定時間T1時点における上記フィードバック系の帰還電圧V1からランプアップ時間終了時点での発生電圧V2を予測し、上記基準発生電圧Vと上記予測発生電圧V2との差分に基づいて上記所定時間T1以降の上記基準電圧発生信号を制御することを特徴とする絶縁耐圧試験装置。
IPC (2件)：
FI (2件)：
Fターム (5件)：
2G014AA33
, 2G014AB47
, 2G014AC18
, 2G015AA26
, 2G015CA05
