特許
J-GLOBAL ID：200903017056363071
システムのブートアップメモリとして使用可能な不揮発性フラッシュメモリ装置及びその動作方法。
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-145292
公開番号（公開出願番号）：特開2002-367384
出願日： 2002年05月20日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 システムのブートアップメモリとして使用可能な不揮発性フラッシュメモリ装置及びその動作方法を提供すること。【解決手段】本発明のフラッシュメモリ装置は、命令とアドレスとの入力がなく、それ自体で読み出し動作を遂行する。又、本発明のフラッシュメモリは、外部から命令とアドレスそしてデータの入力が必要な一般的な書込み/読み出し動作を遂行する。これらの機能は、使用者が選択的に設定することができる。本発明のフラッシュメモリ装置は、システムのブートアップメモリとして使用することができ、電源電圧VDDが供給され始める時に、それ自体でシステムのブートアップメモリとして使用するかどうかを判断し、その結果により、適切な動作モードに進入する。
請求項（抜粋）：
行と列とに配列された複数の不揮発性メモリセルを備えたメモリセルアレイと、電源電圧が所定の検出電圧より低い時に、第1検出信号を発生するパワー検出回路と、前記第1検出信号に応答して内部的にアドレスを発生するアドレス発生手段と、前記内部的に発生されたアドレスに応答して前記メモリセルアレイからデータを読み出す読み出し回路と、前記電源電圧が前記所定の検出電圧より低い時に、デバイス情報に応答して読み出し回路の活性化を選択的に制御する制御信号を発生する制御回路と、を含むフラッシュメモリ装置。
IPC (2件)：
FI (5件)：
G11C 17/00 601 U
, G11C 17/00 601 E
, G11C 17/00 632 D
, G11C 17/00 632 Z
, G11C 17/00 614
5B025AA01
, 5B025AD01
, 5B025AD05
, 5B025AD09
, 5B025AE08
