特許
J-GLOBAL ID：200903017105201074

マイクロコンピュータ

発明者：
高橋 浩道

高橋 浩道 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156265
公開番号（公開出願番号）：特開2000-347899
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：
【要約】【課題】 デバッグ機能を内蔵したマイクロコンピュータにおけるデバッグ効率を向上させる。【解決手段】 バス制御部103では、データ入出力制御部112を備え、CPUコア102からの制御信号106に基づき、外部アドレスバス107にアドレス値を入出力し、外部データバス108にデータを入出力し、また、図示していない外部メモリへ、書き込み信号MWR109を出力する処理を行う。
請求項（抜粋）：
制御プログラムが格納された内部メモリと前記制御プログラムを実行するCPUコアと、前記CPUコアの動作により発生する外部メモリとのアドレスバスおよびデータバスを介した信号授受を制御するバス制御部と、前記制御プログラムによる動作確認のためのデバッグ作業に必要なトレース情報とを内蔵するマイクロコンピュータにおいて、前記CPUコアは、制御プログラムが格納された内部メモリのアドレスおよび前記制御プログラムの実行の結果発生する内部メモリのアドレスからなる接続情報と前記制御プログラムの命令内容と前記制御プログラムの実行により発生するデータと備えた制御信号を出力し、前記バス制御部は、前記制御信号を受けて前記接続情報より得られたアドレスを外部アドレスバスに出力し、かつ、前記データを外部データバスに出力するデータ入出力制御部を備え、前記デバッグ制御部は、前記制御信号を受けて前記命令内容をトレース情報として取り出すトレース情報生成部と前記とレース情報生成部が取り出したトレース情報を外部出力端子より外部に出力するトレース情報出力部とを備えたことを特徴とするマイクロコンピュータ。
IPC (3件)：
G06F 11/28 310 ,  G06F 11/28 ,  G06F 15/78 510
FI (3件)：
G06F 11/28 310 B ,  G06F 11/28 L ,  G06F 15/78 510 K
Fターム (11件)：
5B042GA13 ,  5B042GC01 ,  5B042HH30 ,  5B042MA08 ,  5B042MC04 ,  5B042MC09 ,  5B062AA03 ,  5B062DD10 ,  5B062EE01 ,  5B062EE02 ,  5B062JJ08
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM