特許

J-GLOBAL ID：200903017220963581

半導体装置およびその製造方法並びにその実装方法

発明者： 阿部 昭彦
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-205114
公開番号（公開出願番号）：特開平9-036143
出願日： 1995年07月20日
公開日（公表日）： 1997年02月07日
要約：

【要約】【課題】 実装工程数を少なくすることができ、また異方導電性接着剤の接合力が低下しないようにすることができるようにする。【解決手段】 上面に複数の突起電極12が形成されたウエハ11の上面にスピンコートにより異方導電性接着剤層18を突起電極12を覆うように形成し、次いでウエハ11をダイシングストリート13に沿ってダイシングして個々のチップに分割し、これにより異方導電性接着剤層18を予め備えた半導体装置を得る。この結果、半導体装置を基板上に実装する場合には、異方導電性接着剤層18を備えた半導体装置を基板上に載置すればよく、異方導電性接着剤を基板上に配置するそれ専用の工程を省略することができる。また、スピンコートにより形成される異方導電性接着剤層18とウエハ11との間に空気が取り残されないようにすることができ、したがって異方導電性接着剤の接合力が低下しないようにすることができる。

請求項（抜粋）：

半導体チップと、この半導体チップの一の面に設けられた突起電極と、前記半導体チップの一の面に前記突起電極を覆うように設けられた異方導電性接着剤層とを具備することを特徴とする半導体装置。

IPC (3件)：

H01L 21/52 ,  H01L 21/301 ,  H01L 21/321

FI (4件)：

H01L 21/52 B ,  H01L 21/78 L ,  H01L 21/92 602 P ,  H01L 21/92 603 C

引用特許：

審査官引用 (1件)

• 半導体装置の実装方法
  公報種別：公開公報   出願番号：特願平3-216589   出願人：シチズン時計株式会社