並列乗算論理回路

発明者：
出願人/特許権者：
代理人 (1件)：越場隆
公報種別：公開公報
出願番号（国際出願番号）：特願平7-202804
公開番号（公開出願番号）：特開平8-044540
出願日： 1995年07月17日
公開日（公表日）： 1996年02月16日
要約：

【要約】【構成】ブース(Booth) デコーダと、部分積ジェネレータと、計算及びフォーマッティング回路を備える乗算回路を開示する。計算回路内にインクリメント装置を一体的に搭載して、丸められた結果を得ることが望ましい時に、予想されたインクリメントを可能にすることを提案する。

請求項（抜粋）：

2つの2進数データ要素をそれぞれ示す第1の組及び第2の組のそれぞれn個の論理信号、nビットにエンコードされた被乗数及び乗数(但し、nは整数)を受け、2*nビットにエンコードされた出力2進数データ要素を示す2*n個の出力論理信号の組を生成する並列乗算論理回路であって、第2の組の信号から論理選択信号を生成する回路と、第1の組の信号と上記論理選択信号の組合せによって中間論理信号の組を生成する部分積ジェネレータと、上記中間論理信号の組を受け、上記出力論理信号の組を生成する計算及びフォーマッティング回路とを備える並列乗算論理回路において、上記計算及びフォーマッティング回路はインクリメント回路を備え、並列乗算論理回路によって受けた制御信号の作用によって、受けた信号の組の信号の変更によってこのインクリメント回路が受ける信号の組から入力信号の組を生成することを特徴とする並列乗算回路。

引用特許：

審査官引用 (5件)

特開平3-256117
演算装置
公報種別：公開公報出願番号：特願平3-202452 出願人：株式会社リコー
特開平2-022733

全件表示

前のページに戻る