半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-205620
公開番号（公開出願番号）：特開2000-036591
出願日： 1998年07月21日
公開日（公表日）： 2000年02月02日
要約：

【要約】【課題】エンハンスメントモードHFETにおいて、オフ時のドレインリーク電流を最小化し、オン時の最大電流を最大化する。【解決手段】エンハンスメントモードHFETのバリア層上において、ゲート電極の方位をチャネル層中に誘起されるピエゾ電荷に応じて最適な方向に設定する。

請求項（抜粋）：

チャネル層と、前記チャネル層上に形成された、前記チャネル層のバンドギャップよりも大きいバンドギャップを有するバリア層と、前記バリア層上に形成されたゲート電極と、前記バリア層中に、前記ゲート電極の両側において、前記チャネル層に到達するように形成された一対の拡散領域と、前記一対の拡散領域上にそれぞれ形成された一対のオーミック電極とを有し、前記ゲート電極は、しきい値電圧が最大になる方位に形成されることを特徴とするエンハンスメントモードの半導体装置。

IPC (3件)：

H01L 29/778 , H01L 21/338 , H01L 29/812

FI (2件)：

H01L 29/80 H , H01L 29/80 B

Fターム (18件)：

5F102FA02 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ05 , 5F102GK05 , 5F102GL04 , 5F102GL05 , 5F102GM06 , 5F102GQ02 , 5F102GR01 , 5F102GT03 , 5F102GT05 , 5F102GT06 , 5F102GV07 , 5F102GV08 , 5F102HA02 , 5F102HC05

引用特許：

審査官引用 (9件)

特開昭63-204661
特開昭61-115347
特開昭64-074763

全件表示

前のページに戻る