デバイス、デバイスの製造方法、電気光学装置及び電子装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：稲葉良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-119964
公開番号（公開出願番号）：特開2003-318191
出願日： 2002年04月22日
公開日（公表日）： 2003年11月07日
要約：

【要約】【課題】イオン注入によらずに半導体膜に高濃度にドープされた領域を形成した半導体装置を提供する。【解決手段】基板上(11)に形成された半導体膜(12)と、上記半導体膜上に形成されたゲート絶縁膜(13)及びゲート電極膜(14)を積層してなるゲート領域(15)と、上記ゲート領域の両側に形成された前記ゲート電極膜と他の領域との接触を防止するための隔離手段(A)と、上記ゲート領域両側の前記基板上の領域にそれぞれ液体半導体材料(17)を焼成して形成されたソース領域及びドレイン領域と、を含む。

請求項（抜粋）：

基板上に形成された半導体膜と、前記半導体膜上に形成されたゲート絶縁膜及びゲート電極膜を積層してなるゲート領域と、前記ゲート領域の両側に形成された前記ゲート電極膜と他の領域との接触を防止するための隔離手段と、前記ゲート領域両側の前記基板上の領域にそれぞれ液体半導体材料から形成されたソース領域及びドレイン領域と、を含むデバイス。

IPC (4件)：

H01L 21/336 , G02F 1/1368 , H01L 21/225 , H01L 29/786

FI (5件)：

G02F 1/1368 , H01L 21/225 R , H01L 29/78 616 L , H01L 29/78 616 T , H01L 29/78 616 V

Fターム (47件)：

2H092HA28 , 2H092JA28 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JB57 , 2H092MA17 , 2H092MA24 , 2H092MA28 , 2H092MA29 , 2H092NA27 , 5F110AA16 , 5F110BB01 , 5F110BB02 , 5F110CC02 , 5F110DD03 , 5F110DD21 , 5F110EE02 , 5F110EE03 , 5F110EE31 , 5F110EE32 , 5F110EE34 , 5F110EE41 , 5F110EE44 , 5F110EE48 , 5F110FF02 , 5F110FF21 , 5F110FF29 , 5F110GG02 , 5F110GG13 , 5F110GG41 , 5F110GG44 , 5F110HJ01 , 5F110HJ11 , 5F110HJ15 , 5F110HJ16 , 5F110HK09 , 5F110HK31 , 5F110HL03 , 5F110HL23 , 5F110HM02 , 5F110NN02 , 5F110NN23 , 5F110NN32 , 5F110NN35 , 5F110NN36 , 5F110PP03

引用特許：

審査官引用 (5件)

特開平4-186736
シリコン膜パターンの形成方法
公報種別：公開公報出願番号：特願2000-098154 出願人：セイコーエプソン株式会社
特開平2-307273

全件表示

前のページに戻る