特許

J-GLOBAL ID：200903017332999597

ヘテロ・バイポーラ半導体装置

発明者： 田中 均
出願人/特許権者： 富士通株式会社
代理人 (1件)： 眞鍋 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-216157
公開番号（公開出願番号）：特開2001-044212
出願日： 1999年07月30日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 ヘテロ・バイポーラ半導体装置に関し、HBTに於けるベース層を構成する材料としてGaAsに格子整合する適切な材料を用い、しかも、ベース・エミッタ間電圧Vbeを充分に低下させることができるようにする。【解決手段】 GaAsに略格子整合するGaAsNSbからなる層を含んで構成されたp-GaAsNSbベース層6を備えてなることを特徴とする。

請求項（抜粋）：

GaAsに略格子整合するGaAsNSbからなる層を含むベース層を備えてなることを特徴とするヘテロ・バイポーラ半導体装置。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

FI (2件)：

H01L 29/72 ,  H01L 29/205

Fターム (8件)：

5F003BA92 ,  5F003BB04 ,  5F003BC04 ,  5F003BF06 ,  5F003BG06 ,  5F003BM02 ,  5F003BM03 ,  5F003BP32

引用特許：

審査官引用 (1件)

• ヘテロ接合III-V族トランジスタ、特にHEMT電界効果トランジスタまたはヘテロ接合バイポーラ・トランジスタ
  公報種別：公表公報   出願番号：特願2001-508505   出願人：ピコジガ