特許

J-GLOBAL ID：200903017364785637

クロック位相比較器

発明者： 王 誠 皓
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 津国 肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-333396
公開番号（公開出願番号）：特開平10-308656
出願日： 1997年12月04日
公開日（公表日）： 1998年11月17日
要約：

【要約】【課題】 位相のロッキングが感知されると位相調節システムの一部、又はシステム全体を機能抑止させ、システムの消費電力を低減し得るクロック位相比較器を提供しようとするものである。【解決手段】 クロック信号を所定時間の間遅延させる第1遅延器20と、該第1遅延器20の出力信号と基準クロック信号とを比較し出力信号(OUT 1)を発生する第1位相検出器21と、上記基準クロック信号を所定時間の間遅延させる第2遅延器22と、該第2遅延器22の出力信号と上記クロック信号とを比較し出力信号(OUT 2)を発生する第2位相検出器23と、を備えてクロック位相比較器を構成する。

請求項（抜粋）：

クロック位相比較器であって、クロック信号(CLKin)を所定時間(t1)の間遅延させて出力する第1遅延器(20)と、該第1遅延器20の出力信号と基準クロック信号(CLKfbk)とを比較しハイ、又はローレベルの第1出力信号(OUT 1)を発生する第1位相検出器(21)と、上記基準クロック信号(CLKfbk)を所定時間(t2)の間遅延させて出力する第2遅延器(22)と、該第2遅延器22の出力信号と上記クロック信号(CLKin)とを比較しハイ、又はローレベルの第2出力信号(OUT 2)を発生する第2位相検出器(23)と、から構成されることを特徴とするクロック位相比較器。

IPC (4件)：

H03K 5/13 ,  H03D 13/00 ,  H03K 5/26 ,  H03L 7/089

FI (4件)：

H03K 5/13 ,  H03D 13/00 A ,  H03K 5/26 G ,  H03L 7/08 D

引用特許：

審査官引用 (3件)

• 特開昭63-305612
  
• 特開昭50-156969
  
• 位相比較器
  公報種別：公開公報   出願番号：特願平7-243239   出願人：日本プレシジョン・サーキッツ株式会社