特許
J-GLOBAL ID：200903017377591130

半導体集積回路装置およびその設計方法

発明者：
岡村 均

岡村 均 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-039231
公開番号（公開出願番号）：特開2000-243939
出願日： 1999年02月17日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 従来のASIC方式半導体集積回路装置にシリアルデータインターフェイス回路を搭載する場合には品種毎にクロックツリー構成を注意深く設計する必要があり、設計工期の長期化を招いたり、設計品質の均一化を計るのも難しい。【解決手段】 共通部をマクロ化したもの19と、信号伝達手段22,24,26等の構成を予め埋め込み、受信部/送信部21を内蔵する複数種類のマクロ28,29,30を用意しておき、各マクロ19,28,29,30の端子を、各マクロが互いに接して配置した際に、全く配線を必要としないか、最小限の配線で、隣接したマクロ間が互いに接続されるような位置に配置しておく。
請求項（抜粋）：
データ通信ブロックと、少なくとも1つの前記データ通信ブロックに信号を供給可能な共通ブロックと、前記共通ブロックおよび前記データ通信ブロックの少なくとも一方の接続部と接続して、前記共通ブロックと前記データ通信ブロックとの間または複数の前記データ通信ブロックの間で前記信号を伝達する信号伝達部とを備え、前記信号伝達部は、前記データ通信ブロックおよび前記共通ブロックが互いに隣接して配置されたときまたは前記複数のデータ通信ブロック同士が互いに隣接して配置されたときに、前記接続部と対向する位置に設けられている半導体集積回路装置。
IPC (4件)：
H01L 27/118 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 21/82 M ,  H01L 21/82 W ,  H01L 27/04 F
Fターム (13件)：
5F038BB01 ,  5F038BE07 ,  5F038CD06 ,  5F038DF01 ,  5F038EZ08 ,  5F038EZ20 ,  5F064AA03 ,  5F064AA04 ,  5F064BB26 ,  5F064DD04 ,  5F064DD25 ,  5F064EE03 ,  5F064EE54
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM