半導体装置及びその製造方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-239564
公開番号（公開出願番号）：特開平9-082896
出願日： 1995年09月19日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】トランジスタ,容量素子,抵抗素子等を混載した半導体装置において、占有面積を小さく抑制し、かつ製造コストを安価に抑える。【解決手段】 MOSトランジスタは、ゲート酸化膜3と、第1の導電膜4と第2の導電膜7とを積層したゲート電極9と備えている。容量素子は、第1の導電膜4から形成された下部容量電極4bと、ゲート酸化膜3とは異なる絶縁膜5から形成された容量膜5aと、容量膜5a上の第2の導電膜7から形成された上部容量電極7bと、第2の導電膜7から形成された下部容量電極の引き出し電極7cとを備えている。ゲート酸化膜とは異なる窒化膜等からなる容量膜5aを介在させながら、ゲート酸化膜を容量膜とする時と同じ工程数で形成することができる。従って、単位面積当りの容量値が大きい容量膜を用いて占有面積を低減でき、かつ製造コストの増大を抑制しうる。

請求項（抜粋）：

半導体基板上に少なくともMISトランジスタと容量素子とを搭載した半導体装置であって、上記MISトランジスタは、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に積層された第1の導電膜と第2の導電膜とからなるゲート電極とを少なくとも備えており、上記容量素子は、上記第1の導電膜からなる下部容量電極と、上記下部容量電極の上に形成され上記ゲート絶縁膜とは材質が異なる絶縁膜からなる容量膜と、上記容量膜の上に形成され上記第2の導電膜からなる上部容量電極とを備えていることを特徴とする半導体装置。

IPC (11件)：

H01L 27/04 , H01L 21/822 , H01L 21/8234 , H01L 27/06 , H01L 27/115 , H01L 29/43 , H01L 29/78 , H01L 21/336 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (7件)：

H01L 27/04 C , H01L 27/04 R , H01L 27/06 102 A , H01L 27/10 434 , H01L 29/62 G , H01L 29/78 301 Y , H01L 29/78 371

引用特許：

出願人引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-211812 出願人：ヤマハ株式会社
特開平3-105981
特開昭63-141349

全件表示

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-211812 出願人：ヤマハ株式会社
特開平3-105981
特開昭63-141349

全件表示

前のページに戻る