特許
J-GLOBAL ID：200903017387011744
同期型半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-090787
公開番号（公開出願番号）：特開平10-283779
出願日： 1997年04月09日
公開日（公表日）： 1998年10月23日
要約：
【要約】【課題】 SDRAMにおいて、動作周波数が高くなっても、2ビット目のデータの書込み期間を確保する。【解決手段】 動作周波数が高くなってCASレイテンシがより長く設定されると、CASレイテンシの変更に応じてデータの書込み終了時を特定時間だけ遅延する。(特定時間)<(CASレイテンシに相当する期間)。上記特定時間としては、2ビット目のデータ書込みに必要な最小限度の時間であっても良い。又、メモリ内部の書込みのタイミング自体(活性及び非活性)を外部クロック信号ext.CLKの1クロックサイクル分だけ遅延するようにしても、書込みマージンの拡大化を図ることができる。
請求項（抜粋）：
外部より入力する数ビットのデータをクロック信号に同期して所定ビット毎に連続的に書き込むと共に、前記クロック信号に同期して前記データを前記所定ビット毎に連続的に読み出す記憶手段と、前記外部より読み出し指令が入力した後、前記データの内で1ビット目のデータが読み出されるまでの前記クロック信号のサイクル数に該当するレイテンシの範囲内で、前記データの書込み期間を前記クロック信号の周波数である動作周波数の増大化に応じて所定時間だけ増大させて、前記データの書込み動作及び読み出し動作を制御する制御手段とを、備えることを特徴とする同期型半導体記憶装置。
IPC (2件)：
G11C 11/407
, G11C 11/413
G11C 11/34 362 S
, G11C 11/34 J
