特許
J-GLOBAL ID：200903017457236765
A/D変換方法及び装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2003-153107
公開番号（公開出願番号）：特開2004-357030
出願日： 2003年05月29日
公開日（公表日）： 2004年12月16日
要約：
【課題】構成が簡単で安価に実現し得るA/D変換装置を用いて、アナログ入力信号を高速且つ高精度にデジタル値に変換することのできるA/D変換方法及び装置を提供する。【解決手段】パルス遅延回路10を構成する複数の遅延ユニットをアナログ入力信号Vinで駆動し、パルス遅延回路10内でパルス信号が通過した遅延ユニット2の個数を所定タイミングで数値化することによりアナログ入力信号VinをA/D変換する装置において、A/D変換に用いるパルス位置数値化部12を複数設け、パルス遅延回路10の各遅延ユニットから各パルス位置数値化部12には、反転レベル(スイッチングしきい値レベル)が異なるインバータからなるインバータ群20を介して、互いに異なる入力タイミングで遅延パルスを入力させる。また、各パルス位置数値化部12で得られた数値データDT1〜DTmは、加算器14で加算する。【選択図】 図2
請求項（抜粋）：
パルス信号を遅延して出力する遅延ユニットを複数個直列に接続してなるパルス遅延回路における各遅延ユニットの遅延時間をアナログ入力信号にて変調すると共に、
前記パルス遅延回路にパルス信号を入力することにより、前記パルス遅延回路内でパルス信号を伝送させ、
その後、所定のタイミングで、前記パルス遅延回路を構成する各遅延ユニットからの出力信号をラッチし、
該ラッチした各信号のレベルに基づき、前記パルス遅延回路内でのパルス信号の到達位置を表す数値データを生成することにより、前記アナログ入力信号を数値データに変換するA/D変換方法であって、
前記パルス遅延回路を構成する各遅延ユニットからの出力信号のラッチ及び前記数値データの生成を、複数のパルス位置数値化手段を用いて同時に行うと共に、
該各パルス位置数値化手段毎に、前記各遅延ユニットからの出力信号の入力タイミングを前記遅延ユニットの遅延時間よりも短い時間にてずらし、
前記各パルス位置数値化手段にて得られた数値データを加算することを特徴とするA/D変換方法。
IPC (2件)：
FI (2件)：
Fターム (17件)：
5J001AA05
, 5J001AA11
, 5J001BB02
, 5J001BB12
, 5J001CC03
, 5J001DD06
, 5J022AA11
, 5J022BA01
, 5J022BA05
, 5J022CB06
, 5J022CD03
, 5J022CD04
, 5J022CE01
, 5J022CE04
, 5J022CE05
, 5J022CE08
, 5J022CG01
出願人引用 (3件)
-
A/D変換方法及び装置
公報種別：公開公報
出願番号：特願2002-374856
出願人：株式会社デンソー
-
A/D変換方法及び装置
公報種別：公開公報
出願番号：特願2002-067161
出願人：株式会社デンソー
-
A/D変換回路
公報種別：公開公報
出願番号：特願平4-058027
出願人：日本電装株式会社
前のページに戻る
