半導体集積装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-115120
公開番号（公開出願番号）：特開2001-297958
出願日： 2000年04月17日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】デバイスの平坦化により一層の微細化を進展させながら、位置合せ精度の向上を実現できる半導体集積装置を提供する。【解決手段】パターン認識における読み取り方向となる第1の方向に(n+1)個(nは自然数)配置されたパターンPa1〜Pa3と、マーク近接領域Rc1に形成され、少なくとも上記第1の方向に3個配設されたパターンPc1〜Pc3とを備える半導体集積装置1において、上記パターンPa1〜Pa3同士の上記第1の方向での各ピッチをd1,d2、パターンPc1〜Pc3同士の上記第1の方向でのピッチをdD、パターンPa1からの距離をDとすると、少なくともD≦d1+d2が成立するマーク近接領域Rc1において関係式|(dD-d1)/d1|≧α、|(dD-d2)/d2|≧α(1>α>0)を満たすように上記dDを設定する。

請求項（抜粋）：

半導体基板の表面の第1の領域に配設された位置合せ用のパターンであって、少なくとも第1の方向において(n+1)個(nは自然数)だけ配置された第1のパターンと、前記半導体基板の表面の第2の領域であって、前記第1の方向において前記第1の領域から外側に延在する第2の領域に形成され、少なくとも前記第1の方向においてdDの周期で複数個配設された第2のパターンと、を備え、前記第1の方向における前記第1のパターンの隣接するパターン同士のピッチをdk(1≦k≦n)とし、前記第1の方向におけるパターン認識の精度に依存する係数をα(1>α>0)とすると、前記第1の方向において前記第2の領域に最も近接する前記第1のパターンからの距離をDとすると、前記第2の領域は次の関係式を満たし、【数1】前記dDは、任意の前記dkについて次の関係式|(dD-dk)/dk|≧αを満たすように設定される半導体集積装置。

Fターム (5件)：

5F046EA03 , 5F046EA04 , 5F046EA09 , 5F046EB01 , 5F046EB10

引用特許：

審査官引用 (6件)

特開平1-260818
特開昭63-194329
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-210626 出願人：株式会社東芝

全件表示

前のページに戻る