特許

J-GLOBAL ID：200903017483627470

PLLシンセサイザ

発明者： 鷲見 育亮
出願人/特許権者： 三洋電機株式会社 ,  鳥取三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-083999
公開番号（公開出願番号）：特開平8-288843
出願日： 1995年04月10日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】 チャージポンプの制御や記憶が容易な部品で構成されるPLLシンセサイザーを供給する。【構成】 チャージポンプ6を、位相比較器5のアップ信号Pu及びダウン信号Pdの位相差をカウントするアップダウンカウンタ9と、該アップダウンカウンタ9の出力値を保持するラッチ10と、該ラッチ10の出力をアナログ信号に変換するデジタルアナログコンバータ11とで構成する。【効果】 省電力や温度補正を容易に行うことができる。また、ノイズに強くすることができる。更に、ロックアップ時間を短縮するために、チャージポンプを2つ設けてこれを切り替えたり、抵抗を2つ設けてこれを切り替えたりする対策を必要としない。

請求項（抜粋）：

電圧制御発振器と、該電圧制御発振器の出力を可変的に分周するプログラマブル分周器と、基準周波数発振器と、該周波数発振器からの出力とプログラマブル分周器の出力の位相差を検出し該位相差をパルス幅で示すアップ信号Pu及びダウン信号Pdを出力する位相比較器と、該位相比較器からのアップ信号Pu及びダウン信号Pdを電圧に変換するチャージポンプと、該チャージポンプの電圧を電圧制御発振器への制御電圧に変換する低域濾波器で構成されたPLLシンセサイザにおいて、前記チャージポンプが、前記アップ信号Pu及びダウン信号Pdの位相差をカウントするカウンタと、該カウンタの出力値を保持するラッチと、該ラッチの出力をアナログ信号に変換するデジタルアナログコンバータとで構成されることを特徴とするPLLシンセサイザ。

IPC (3件)：

H03L 7/18 ,  H03L 7/093 ,  H03L 7/089

FI (3件)：

H03L 7/18 Z ,  H03L 7/08 E ,  H03L 7/08 D

引用特許：

審査官引用 (4件)

• 周波数シンセサイザ
  公報種別：公開公報   出願番号：特願平3-338684   出願人：三菱電機株式会社
• 位相同期ループ回路
  公報種別：公開公報   出願番号：特願平5-193788   出願人：日本電気株式会社
• 特開昭63-035017
  
• 特開昭63-035017