特許
J-GLOBAL ID：200903017604315609

マイクロプロセッサ装置

発明者：
井上 憲彦

井上 憲彦 について


出願人/特許権者：
甲府日本電気株式会社

甲府日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-336634
公開番号（公開出願番号）：特開2001-154841
出願日： 1999年11月26日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 マイクロ命令の変更が容易で、制御記憶に不具合が生じても使用可能なマイクロプロセッサ装置を提供する。【解決手段】 RAM領域TAG制御部20には制御記憶RAM30にそれぞれ格納されているマイクロ命令群に対応するTAG情報を格納する。初期設定時に主記憶データ読み出し手段80はRAM領域TAG制御部20におけるTAG情報を参照し主記憶装置2からマイクロ命令群をアドレスパス800とデータパス900を介して制御記憶RAM30にそれぞれ格納する。マイクロ命令読み出し時、読み出しデータ判定回路50は制御記憶索引アドレス100のTAG情報100aにより、制御記憶RAM30かキャッシュデータアレイ40bか主記憶装置2のデータのうちどれを選択するか判定する。
請求項（抜粋）：
制御記憶装置と制御記憶キャッシュにより処理の高速化を図るマイクロ命令制御のマイクロプロセッサ装置において、読み出し書き込み可能な前記制御記憶装置と、前記制御記憶装置におけるマイクロ命令群を格納する予め定められた大きさの単位領域の有効無効を示すフラグと該単位領域のTAGから構成され任意に書き換え可能な単位領域TAG情報を各々前記単位領域ごとに保持している記憶領域TAG制御部と、初期設定時に前記記憶領域TAG制御部における予め設定された前記単位領域TAG情報が示す前記TAGを参照し予め用意された主記憶装置から前記マイクロ命令群を読み出し前記制御記憶装置の前記単位領域ごとにそれぞれ格納する主記憶データ読み出し手段を含んで構成されることを特徴とするマイクロプロセッサ装置。
IPC (3件)：
G06F 9/22 310 ,  G06F 9/22 370 ,  G06F 12/08
FI (3件)：
G06F 9/22 310 E ,  G06F 9/22 370 ,  G06F 12/08 U
Fターム (11件)：
5B005JJ01 ,  5B005KK24 ,  5B005MM01 ,  5B005NN31 ,  5B005UU24 ,  5B005WW11 ,  5B105AB22 ,  5B105AB27 ,  5B105AB29 ,  5B105BA26 ,  5B105KA30
引用特許：
出願人引用 (3件)
  • 特開昭59-214952
  • マイクロプロセッサ装置
    公報種別：公開公報   出願番号：特願平9-160267   出願人：甲府日本電気株式会社
  • 特開昭58-221445
審査官引用 (2件)
  • 特開昭59-214952
  • マイクロプロセッサ装置
    公報種別：公開公報   出願番号：特願平9-160267   出願人：甲府日本電気株式会社

前のページに戻る

TOP

BOTTOM