特許
J-GLOBAL ID:200903017640683932

複合電界方式の液晶表示素子

発明者:
出願人/特許権者:
代理人 (1件): 稲葉 良幸 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-246994
公開番号(公開出願番号):特開平11-149084
出願日: 1998年09月01日
公開日(公表日): 1999年06月02日
要約:
【要約】【課題】 液晶層の駆動電圧を低くし、クロストーク及び残像を減少させ、かつ、光透過率を増加させることが可能な複合電界方式の液晶表示素子を提供する。【解決手段】 第1基板に縦横に配列されたゲート配線及びデータ配線と、前記データ配線及びゲート配線の交差点に形成された薄膜トランジスタと、前記ゲート配線に平行に形成された共通配線と、前記データ配線と入れ替わりに平行に形成されて横電界を印加する少なくとも一対の第1電極及び第2電極と、前記薄膜トランジスタ及び第1及び第2電極上に形成された保護膜と、第2基板上に形成されて前記第1及び第2電極と垂直及び傾斜電界を形成する複数の共通電極と、そして、前記第1基板と第2基板の間に形成された液晶層からなる。
請求項(抜粋):
第1及び第2基板と、前記第1及び第2基板の間に形成された液晶層と、前記第1基板上に形成されて横電界を印加する複数の第1電極と、前記第2基板上に形成されて前記第1電極と垂直及び傾斜電界を印加する複数の第2電極からなった複合電界方式の液晶表示素子。
IPC (9件):
G02F 1/1343 ,  C08G 69/00 ,  C08G 73/10 ,  G02F 1/133 505 ,  G02F 1/1333 ,  G02F 1/1335 505 ,  G02F 1/1337 525 ,  G02F 1/136 500 ,  G09F 9/30 340
FI (9件):
G02F 1/1343 ,  C08G 69/00 ,  C08G 73/10 ,  G02F 1/133 505 ,  G02F 1/1333 ,  G02F 1/1335 505 ,  G02F 1/1337 525 ,  G02F 1/136 500 ,  G09F 9/30 340
引用特許:
審査官引用 (4件)
  • 特開昭62-098329
  • 液晶表示装置
    公報種別:公開公報   出願番号:特願平5-225462   出願人:株式会社日立製作所
  • 特開昭58-023016
全件表示

前のページに戻る