特許

J-GLOBAL ID：200903017784042192

フロアプラン生成装置及びその制御方法、プログラム、記憶媒体

発明者： 青木 恒治
出願人/特許権者： キヤノン株式会社
代理人 (4件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2006-161638
公開番号（公開出願番号）：特開2007-328745
出願日： 2006年06月09日
公開日（公表日）： 2007年12月20日
要約：

【課題】 所与の条件に応じて半導体リソースを適切に配置したフロアプランを、迅速かつ容易に作成することを可能にする技術を提供する。【解決手段】 半導体集積回路のフロアプランを生成するフロアプラン生成装置は、前記半導体集積回路の接続情報を入力する入力手段と、前記接続情報に基づいてフロアプランの編集領域を決定する決定手段と、前記決定手段において決定された前記編集領域を、リソース数に基づいて正規化された正規化領域に変換する変換手段と、前記正規化領域において、前記接続情報に基づきフロアプランシード情報を形成する形成手段と、前記フロアプランシード情報が形成された前記正規化領域を逆変換して編集済み領域を取得し、当該編集済み領域に基づいてフロアプランを生成する生成手段と、を備える。【選択図】 図2

請求項（抜粋）：

半導体集積回路のフロアプランを生成するフロアプラン生成装置であって、 前記半導体集積回路の接続情報を入力する入力手段と、 前記接続情報に基づいてフロアプランの編集領域を決定する決定手段と、 前記決定手段において決定された前記編集領域を、リソース数に基づいて正規化された正規化領域に変換する変換手段と、 前記正規化領域において、前記接続情報に基づきフロアプランシード情報を形成する形成手段と、 前記フロアプランシード情報が形成された前記正規化領域を逆変換して編集済み領域を取得し、当該編集済み領域に基づいてフロアプランを生成する生成手段と、 を備えることを特徴とするフロアプラン生成装置。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F17/50 658A ,  H01L21/82 B ,  H01L21/82 C

Fターム (16件)：

5B046AA08 ,  5B046BA05 ,  5F064DD02 ,  5F064DD03 ,  5F064DD07 ,  5F064DD08 ,  5F064DD10 ,  5F064DD34 ,  5F064EE09 ,  5F064EE15 ,  5F064EE23 ,  5F064EE52 ,  5F064HH02 ,  5F064HH06 ,  5F064HH08 ,  5F064HH15

引用特許：

出願人引用 (1件)

• マンマシン対話方式
  公報種別：公開公報   出願番号：特願平6-263092   出願人：株式会社日立製作所