特許

J-GLOBAL ID：200903017903836216

シンクロノスメモリの内部パルス信号発生方法及びその装置

発明者： 呉 鍾勲
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-130554
公開番号（公開出願番号）：特開平10-055670
出願日： 1997年05月06日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】 本発明はバーストモード動作遂行中にバーストインタラプトが発生した場合、外部入力信号と内部入力信号間の衝突が生じないよう各信号等を調整させた内部パルス信号発生方法及びその装置を提供する。【解決手段】 本発明のシンクロノスメモリの内部パルス信号発生方法は、バースト命令の入力の際、外部から入力されたカラムアドレスが内部カラムアドレス端に載置されるよう命令する第1パルス信号を発生させる第1過程と、前記第1過程以後に指定されたバースト長さに到るまで毎クロックごとに内部カウンターから発生された内部アドレスを、前記内部カラムアドレス端に載置されるよう命令する第2パルス信号を発生させる第2過程と、前記第2過程中、外部から他のカラムアドレスが入力されると新しいバースト命令によりバーストインタラプトを要求させ前記第1パルス信号を発生させると共に、前記第2パルス信号の発生を抑制させる第3過程を備える。

請求項（抜粋）：

システムクロックに同期し、バースト動作を行うことができるシンクロノスメモリの内部パルス信号発生方法において、バースト命令の入力時、外部から入力されたカラムアドレスが内部カラムアドレス端に載置されるよう命令する第1パルス信号を発生させる第1過程と、前記第1過程以後に指定されたバースト長さに至るまで、毎クロックサイクルごとに内部カウンターから発生する内部アドレスを、前記内部カラムアドレス端に載置されるよう命令する第2パルス信号を発生させる第2過程と、前記第2過程中、外部から他のカラムアドレスが入力されると新しいバースト命令によりバーストインタラプトを要求させ前記第1パルス信号を発生させるとともに、前記第2パルス信号の発生を抑制させる第3過程を備えることを特徴とするシンクロノスメモリの内部パルス信号発生方法。

FI (2件)：

G11C 11/34 354 C ,  G11C 11/34 362 S

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-264948   出願人：日本電気株式会社