特許
J-GLOBAL ID：200903047788685230
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-264948
公開番号（公開出願番号）：特開平9-091954
出願日： 1995年09月19日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】外部クロックに同期して、連続してカラムアドレスを発生させる半導体装置において最初の内部アドレスの発生からそれ以降のアドレスの発生時刻を同一間隔とする。【解決手段】外部クロックに同期して連続してカラムアドレスを発生させる半導体記憶装置において、カラムアドレスバッファを制御する信号を内部に発生させる信号と2番目以降を発生させる信号に分け、該2つの信号の外部クロックからの発生時刻を同じにするように調整しやすい構成とし、また最初のアドレスをラッチするフリップフロップを内部アドレス発生用トランスファゲートと分離した構成とする。
請求項（抜粋）：
外部から入力されるクロック信号(「外部クロック信号」という)に同期して動作し、該クロック信号によるデータ読み出しまたはデータ書き込みの命令により外部から入力されるアドレス信号(「外部アドレス信号」という)を入力し、該クロック信号に同期して該入力されたアドレス信号の所定の関数として連続してカラムアドレスを発生する半導体記憶装置において、連続したカラムアドレスを発生するカラムアドレスバッファを制御する信号を、最初のアドレスを内部に発生させるための制御信号と、2番目以降のアドレスを発生させるための制御信号の2つに分けて構成したことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/401
, G11C 11/413
G11C 11/34 362 C
, G11C 11/34 J
, G11C 11/34 303
